[发明专利]数字时钟划分电路

权利要求书

1.一种数字地划分时钟信号的方法，包括：

提供数据回路，所述回路使第一和第二计时存储元件CME互相连接；

施加时钟信号给所述第一和所述第二CME的每个；

检查存储在所述第一和第二CME中的数字值之间的关系；以及

以小于所述时钟信号的频率从所述回路输出信号。

2.根据权利要求1所述的方法，其中检查存储在所述第一和第二CME中的数字值之间的关系包括检查所述数字值在值上相反。

3.根据权利要求1所述的方法，其中检查存储在所述第一和第二CME中的数字值之间的关系包括检查所述数字值的相位相同。

4.根据权利要求1所述的方法，其中所述数据回路进一步使第一、第二、第三和第四存储元件彼此串联连接，并且施加时钟信号包括施加时钟信号给每个CME。

5.根据权利要求4所述的方法，进一步包括：

检查存储在所述第三和第四CME中的数字值之间的关系。

6.根据权利要求4所述的方法，其中检查存储在所述第三和第四CME中的数字值之间的关系发生在上升时钟沿和下降时钟沿中之一上，以及检查存储在所述第一和第二CME中的数字值之间的关系发生在上升时钟沿和下降时钟沿中的另一个上。

7.根据权利要求1所述的方法，其中检查存储在所述第一和第二CME中的数字值之间的关系包括针对上升和下降时钟沿中之一上的所述第二CME的数字值而检查所述第一CME的数字值，以及进一步包括针对上升和下降时钟沿中的同一个上的所述第一CME的数字值而检查所述第二CME的数字值。

8.根据权利要求1所述的方法，其中所述检查连续发生。

9.根据权利要求1所述的方法，进一步包括：

在其中检查关系结果发现期望的关系不存在的情况中，使用存储在所述第一和第二CME中之一的数字值改变在所述第一和第二CME中的另一个处的数字值。

10.一种数字时钟划分电路，包括：

数据回路，定义第一和第二输出节点；

第一和第二计时存储元件CME，每个CME具有与沿着所述数据回路的另一CME的输出相连接的输入；

时钟，具有输入到所述第一和第二CME中的每一个的循环输出；

子电路，包括与所述数据回路相分离的路径，所述数据回路具有与所述第一和第二CME相连接的第一和第二端，用于针对所述第一和第二CME中的一个而检查存储在所述第一和第二CME中的另一个中的数字值。

11.根据权利要求10所述的数字时钟划分电路，其中所述子电路进一步用于通过利用存储在所述第二CME中的数字值的版本替换在所述第一CME处的数字值来改变在所述第一CME处的数字值。

12.根据权利要求10所述的数字时钟划分电路，进一步包括：

由所述第一CME所定义的第三节点和由所述第二CME所定义的第四节点；

所述子电路进一步包括与所述数据回路相分离的第二路径，所述数据回路具有与所述第三和第四节点相连接的第一和第二端，用于针对在所述第四节点处的数字值而检查在所述第三节点处的数字值。

13.根据权利要求10所述的数字时钟划分电路，其中所述子电路包括至少一个沿着所述分离路径的反相器。

14.根据权利要求13所述的数字时钟划分电路，其中所述子电路包括沿着数据检查回路彼此串联的两个计时反相器，所述计时反相器中的每一个在共同时钟沿上操作。

15.根据权利要求10所述的数字时钟划分电路，其中所述第一和第二CME中的每个CME包括彼此串联的一对计时反相器，所述时钟反相器对中的每一个在不同时钟沿上操作。