[发明专利]应变硅、栅极构建的费米场效应晶体管

说明书

对有关申请的交叉引用

本申请要求转让给本发明受让人的2004年12月7日提交的题目为“Strained Silicon Gate Engineered Femi-FETs(应变硅、栅极设计的费米FET)”的60/634016号临时申请的利益，这里通过引用将其公开全部结合到本文中，如同在本文中充分说明一样。

技术领域

本发明涉及半导体器件及制造方法，尤其涉及场效应晶体管(FET)及其制造方法。

背景技术

费米FET器件已由本发明的受让人--Thunderbird Technologies及其他实体进行了多年的深入探究。费米FET晶体管在如下美国专利中进行了描述：4984043，4990974，5151759，5194923，5222039，5367186，5369295，5371396，5374836，5438007，5440160，5525822，5543654，5698884，5786620，58 14869，5885876，和6555872，它们都被转让给本发明的受让人，这里通过引用将其公开结合到本文中，如同在本文中充分说明一样。

在较粗糙的几何结构条件下，电源电压可以足够高以允许对n和p沟道费米FET器件使用简并掺杂的多晶硅栅极。对于更深等比例缩小的CMOS技术，中间能带隙栅极材料可用于提供能更适于器件运行的器件阈电压，无论对高性能(低V_T)或低功率(较高Vi)应用。参照例如5952701号美国专利。这是因为费米FET的沟道工程能用特定掺杂分布来实现器件设计的低场的好处。器件设计者可以权衡亚阈值行为(包括I_OFF、亚阈值斜率S、漏极诱发势垒降低(DIBL)和V_T滑离)与性能(包括给栅极堆叠带来技术限制的I_DSAT(截止与导通比较电流)))))和电容量、氧化层厚度t_ox、铸造工具箱等)和产品需求等)的比较以及产品需要量。

发明内容

根据本发明的示范性实施例的场效应晶体管包括：衬底中的应变硅沟道；衬底中在应变硅沟道的两端的源极区/漏极区；应变硅沟道上的栅极绝缘层；以及栅极绝缘层上的栅极。应变硅沟道的掺杂、衬底的掺杂和/或应变硅沟道的深度被配置成可在场效应晶体管的阈电压条件下在栅极绝缘层和邻近该栅极绝缘层的应变硅沟道中产生接近零垂直的电场。此外，栅极被配置成可提供接近于硅的中间能带隙的栅极逸出功。因此，可提供具有应变硅沟道和具有中间能带隙逸出功的栅极的费米FET。

在一些实施例中，在衬底和应变硅沟道之间提供了松弛硅-锗缓冲层。松弛硅-锗缓冲层被配置成可将应变施加到应变硅沟道。此外，在一些实施例中，栅极包含多晶硅-锗。在另一些实施例中，还可以在所述多晶硅-锗上远离栅极绝缘层地设置多晶硅层。

在一些实施例中，栅极被配置成可提供在硅的中间能带隙上下约0.3eV范围内的栅极逸出功。此外，在另一些实施例中，栅极被配置成可提供约4.7eV的栅极逸出功。

在另一些实施例中，沟道的掺杂、衬底的掺杂和/或沟道的深度根据下式来选择：