[发明专利]自适应数字电压调节器无效
申请号: | 200580047575.8 | 申请日: | 2005-11-30 |
公开(公告)号: | CN101111811A | 公开(公告)日: | 2008-01-23 |
发明(设计)人: | 保罗·F·金 | 申请(专利权)人: | 基亚维福里斯特有限责任公司 |
主分类号: | G05F1/40 | 分类号: | G05F1/40;G05F1/618 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 邸万奎;黄小临 |
地址: | 美国内*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 自适应 数字 电压 调节器 | ||
相关申请的交叉引用
本申请在35 U.S.C§120下要求来自在2004年12月8日提交的题为“Digital Voltage Regulator for DC/DC Converters”的共同未决美国专利申请No.11/008481、和在2005年7月12日提交的题为“Adaptive DigitalVoltage Regulator”的共同未决美国专利申请No.11/180399的优先权,在此在全文中通过引用合并其主题。
技术领域
本发明总体涉及功率转换的领域,并且更具体地涉及数控切换模式DC/DC转换器。
背景技术
存在多种切换模式DC/DC功率转换器,其具有如下性质:由转换器的功率转换级内的可控切换装置的平均占空比(duty cycle)来确定平均输出电压对输入电压的比。例子包括以连续条件模式(CCM)操作的降压(buck)、升压、逆降压-升压、正向、以及回扫(flyback)转换器。当功率转换器上的负载动态变化时,或当存在跟踪具有最小输出电压误差的负载中的改变的需要时,通过连续估计输出电压误差(输出电压误差是原始(uncorrupted)输出电压和期望输出电压之间的差)以及连续调整切换装置的占空比以补偿输出电压误差估值中的负载条件表现(manifest)的改变,来实现这些转换器的调节。在此情况下,调节的动作包括根据输出电压误差估值来逐循环地控制切换装置的占空比,使得输出电压误差的幅值持续最小化。
已知为脉宽调制(PWM)调节器的用于此目的的调节机制通常合并了脉宽控制机制和占空比控制机制,其中前者生成适于实现由后者生成的占空比的ON脉冲。由此,占空比控制机制合并了用于估计目标占空比(目标占空比是实质上用来实现期望输出电压的占空比)的机制。目标占空比估计机制通常是由输出电压误差驱动的反馈机制,但其也可能是由输入电压驱动的前馈机制,或这两者的组合。
最常使用的脉宽控制机制性质上是模拟的;也就是说,它们接收代表期望占空比的连续可变模拟信号作为输入,并且它们输出连续可变宽度的脉冲。如在其他目前的模拟领域中,集成电路技术的不断进步已将数字技术的应用增加到功率转换的领域。结果,已开发出替代模拟PWM调节器的第一数字PWM调节机制,并且正在商业化。这样的机制的性质是量化所生成的脉宽-数字调节机制的时间分辨率的结果。如果调节机制的时间分辨率是Δt,则脉宽被约束到Δt的整数倍数。另外,跨越连续的ON和OFF脉冲的切换循环也被约束到Δt的整数倍数。
对于可能将数字PWM调节机制应用于功率转换器(尤其是在电池供电的移动应用中采用的DC/DC转换器)的人们而言,一个挑战是通过数字调节机制来实现可接受的应用性能的挑战。脉宽的量化转变为量化的占空比,这约束了任何占空比控制机制将输出电压波动限制到任意的应用专用电平的能力。
为理解此挑战的性质,考虑电池供电的移动应用中的DC/DC转换器。一般在1MHz左右设置切换频率,以最小化离散组件的尺寸和代价,并且最大化转换器的操作效率。由此,以16MHz操作的数字PWM调节机制将能够生成0、1/16微秒、2/16微秒、3/16微秒...16/16微秒的脉宽。假设固定切换频率,将采用17个瞬时占空比(包括0和1)。一种用于调节输出电压的方法将会在两个量化的占空比之间交替,一个小于目标占空比,另一个大于目标占空比。在此概念的一个实施例(比较美国专利6677733)中,占空比控制机制检查当前的输出电压误差估值,并且如果它是正的,则对于切换装置的下一循环,选择较小的占空比。类似地,如果当前的输出电压误差估值是负的,则其对于切换装置的下一循环,选择较大的占空比。然而,在其最佳状态,此占空比控制机制不能够将输出电压波动限制在可接受的等级,在此情况下,调节器的制造商唯一明显的求助是改善调节机制的时间分辨率,即,提高时钟频率。
即使波动在静态线和负载条件下可容忍,由于在存在增加的(尽管可容忍)的波动的情况下提供准确的输出电压反馈的困难,在动态负载条件下也存在难以调节的挑战。在此情况下,调节器的制造商唯一明显的求助以最小化波动而不会影响动态性能是提高时钟频率。
但是提高时钟频率来减轻量化对输出电压误差(静态和动态)的影响,可能危及代价和效率度量。例如,数字调节机制的复杂度以及随之而来的代价很可能增加,也造成功率浪费。此外,如果对提高时钟频率的需要妨碍了数字调节机制与其他电子组件的集成(在基底级上),则增加的代价和功率浪费将会进一步翻倍。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于基亚维福里斯特有限责任公司,未经基亚维福里斯特有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200580047575.8/2.html,转载请声明来源钻瓜专利网。