[发明专利]使用早期数据对非易失性存储器进行管线式编程

说明书

技术领域

本发明大体而言涉及一种非易失性存储器及其操作，更具体而言，涉及用于当在在启动编程时最初不存在完整数据时提高多状态存储器的编程速度的技术。

背景技术

本发明的原理应用于各种类型的非易失性存储器-那些当前现有的非易失性存储器及那些设想使用正开发的新技术的非易失性存储器。然而，本发明的实施方案是参照一其中存储元件是浮动栅极的闪速电可擦可编程只读存储器(EEPROM)作为实例加以说明。

在当前的市售产品中，闪速EEPROM阵列中的每一浮动栅极存储元件通常通过以二进制模式工作来存储单位数据，其中将浮动栅极晶体管的两个阈值电平范围界定为存储电平。浮动栅极晶体管的阈值电平对应于存储于其浮动栅极上的电荷电平的范围。在目前的趋势中，除缩小存储器阵列的尺寸外，还通过在每一浮动栅极晶体管中存储多于一位数据来进一步提高这些存储器阵列的数据存储密度。此是通过为每一浮动栅极晶体管界定多于两个阈值电平作为存储状态来实现的，目前在市售产品中是包含四个此种状态(每一浮动栅极存储元件2个数据位)。还设想了更多的存储状态，例如每一存储元件16种状态。每一浮动栅极存储器晶体管均具有一可在其中实际操作所述晶体管的特定阈电压总范围(窗口)，且所述范围被划分成如果干种界定用于所述晶体管的状态加上各状态间的裕量，以使所述状态能够明显地相互区别。

随着每一存储单元中所存储状态数量的增加，对浮动栅极存储元件上所编程的电荷电平的任何偏移的容许度在降低。由于随着每一存储单元存储元件上所存储状态数量的增加，为每一存储状态所指定的电荷范围必定会变窄且更近地靠在一起，因而必须以提高的精确度来实施编程，且可容许的所存储电荷电平在任何编程后的偏移程度，无论是实际偏移还是视在偏移，均会降低。存储于一个单元中的电荷的实际偏移可在读取、编程及擦除其它与该单元具有一定程度电耦合的单元(例如那些位于同一列或行中的单元、及那些共享一条线或一个节点的单元)时受到干扰。

由于各存储元件之间存在场耦合，因而所存储电荷会出现视在偏移。目前，随着存储单元阵列大小正在减小且作为集成电路制造技术得到改良的结果，此种耦合的程度必然正在增大。在两组已在不同时刻进行编程的相邻单元之间，所述问题最为明显。对一组单元进行编程，以向其浮动栅极增加对应于一组数据的电荷电平。在使用第二组数据对第二组单元进行编程后，由于第二组浮动栅极上的电荷与第一组相耦合的影响，自第一组单元的浮动栅极读取的电荷电平常常看起来不同于所编程的电荷电平。此阐述于第5,867,429号及第5,930,167号美国专利中，这些美国专利的全文以引用方式并入本文中。这些专利阐述了使这两组浮动栅极在实体上相互隔离，或者在读取第一组浮动栅极上的电荷时将第二组浮动栅极上电荷的影响考虑在内。此外，第5,930,167号专利阐述了仅以两种状态或以减小的裕量来选择性地编程一作为高速缓存的多状态存储器中各部分的方法，从而缩短为对数据实施初始编程所需的时间。然后，读取该数据并以多于两种状态或以增大的裕量将其重新编程入存储器内。

此种效应存在于各种类型的闪速EEPROM单元阵列中。其中一种设计的NOR阵列将其存储单元连接于相邻的位(列)线之间并将控制栅极连接至字(行)线。各单独的单元均包含一个浮动栅极晶体管并具有或不具有与其串联形成的选择晶体管，或包含由单个选择晶体管隔开的两个浮动栅极晶体管。

这些阵列及其在存储系统中的使用的实例在SanDisK公司的下列美国专利及待决申请案中给出，所述美国专利及待决申请案的全文以引用方式并入本文中：第5,095,344号、第5,172,338号、第5,602,987号、第5,663,901号、第5,430,859号、第5,657,332号、第5,712,180号、第5,890,192号及第6,151,248号专利，及于2000年2月17日提出申请的第09/505,555号、和在2000年9月22日提出申请的第09/667,344号待决申请案。