[发明专利]压缩伽罗瓦域计算系统

说明书

技术领域

本发明涉及一种压缩伽罗瓦域计算系统。

背景技术

伽罗瓦域(GF)中具有系数的多项式的乘法被广泛用于通信系统中以进行里德-索罗门(RS)编码和用于高级加密中。对于传统的数字信号处理器(DSP)来说执行伽罗瓦域乘法是困难的并且耗时的：DSP被优化用于有限脉冲响应(FIR)滤波和其他乘法-累加(MAC)密集运算，但是不能有效地处理伽罗瓦域类型的运算。一种方法使用一次处理一个比特的线性反馈移位寄存器(LFSR)在伽罗瓦域上使用直接多项式乘法和除法。这是非常慢的处理过程。例如，在用于比特率达到每秒100兆比特的AES类型应用的宽带通信中，将有高达每秒12.5百万次GF乘法(MPS)，且每次乘法可能需要许多次例如60-100次运算。另一种方法使用查找表执行伽罗瓦域乘法。典型地，这种方法需要10-20次或更多次循环，这对于12.5mps导致有些减少但是仍然非常大量的运算例如20×12.5＝250mps或更多。里德-索罗门编码已经被广泛接受为宽带网络的优选差错控制编码方案。因为给系统设计者提供了根据信道条件对于数据带宽和所期望的纠错能力进行折衷的独特灵活性，里德-索罗门编码器和解码器的可编程实现是一种具有吸引力的解决方案。里德-索罗门解码的第一步骤是计算并发位。该并发位能够形式上定义为Si＝R mod G，这里i＝(0，1...15)。接收的码字可以以多项式形式表示为R_i＝r_oX^N-1+r₁X^N-2+...r_N-1，这里接收的码字的长度是N。能够看出计算并发位相当于在伽罗瓦域上以如由生成多项式的i’次方根的j’次幂所定义的根进行多项式求值。对于里德-索罗门算法中的每个接收码字，将要计算16个并发位，这些并发位将运算次数增至16倍达400mps-在当前微处理器上是不实际的。使用直接乘法替代查找表将运算速率提高到每秒1.6gigs。随着通信领域的扩展和对通信数据施加的加密要求，对于伽罗瓦域乘法的需要正显著增加。这进一步使得问题复杂化，因为每一个域的差错检验、加密需要在需要不同查找表集合的不同伽罗瓦域上的伽罗瓦域乘法。

发明内容

因此，本发明的一个目的是提供一种改进的压缩伽罗瓦域计算系统。

本发明的再一个目的是提供这种改进的需要更低次幂和较少领域的压缩伽罗瓦域计算系统。

本发明的又一个目的是提供这种改进的比当前的查找表和线性反馈移位寄存器(LFSR)实现快得多的压缩伽罗瓦域计算系统。

本发明的又一个目的是提供这种改进的减小所需要的存储量的压缩伽罗瓦域计算系统。

本发明的又一个目的是提供这种改进的显著地减小每秒所需要运算次数的压缩伽罗瓦域计算系统。

本发明得自以下实现：能够作为需要更低次幂和较少领域的乘法器、乘法器-加法器、和乘法器-累加器操作的改进的压缩伽罗瓦域计算系统能够通过在伽罗瓦域上将带有系数的第一和第二多项式相乘以获得它们的乘积并且然后使用伽罗瓦域线性变换器电路将n次幂的不可约多项式应用到所述乘积而获得，其中所述电路包括部分结果生成器，它响应于所述乘积中的n次幂和更高次幂的项以提供折叠的部分结果；以及伽罗瓦域加法器，它用于压缩折叠的部分结果和乘积中低于n次幂的项以获得乘积的n次幂的伽罗瓦域变换。

但是，在其他实施例中，本发明不需要实现所有这些目的以及本发明的权利要求不应该局限于能够实现这些目的的结构或方法。

本发明特征在于压缩伽罗瓦域计算系统，包括用于在伽罗瓦域上将带有系数的第一和第二多项式相乘来获得它们乘积的乘法器电路。存在用于将n次幂的不可约多项式应用于所述乘积的伽罗瓦域线性变换器电路，该电路包括：部分结果生成器，它响应于所述乘积中的n次幂和更高次幂的项以提供折叠的部分结果；以及伽罗瓦域加法器，它用于组合折叠的部分结果和乘积中低于n次幂的项以获得乘积的n次幂的伽罗瓦域变换。