[发明专利]统计引擎

说明书

本发明要求2004年10月25日提交的临时专利申请60/622,273的优先权，将其内容一并引入作为参考。

技术领域

本发明涉及存储系统，具体涉及一种统计引擎。

背景技术

典型地，使用存储系统来存储高速通信应用中的分组信息、路由表、链路列表和控制面表格数据。这些系统通常需要对数据流进行重要的统计更新，以便对通信系统进行优化并执行服务等级协议(SLA)。然而，执行统计更新需要大量的处理器资源，因而实质上降低了高速通信网路中的节点的分组吞吐量。

图1示出了一种典型的网络处理电路。从多个输入通道接收分组，并在成帧器101中组成帧。流控制管理器(FCM)102把组成帧的分组引至内容检查引擎(CIE)103。CIE 103把分组引至网络处理单元(NPU)104。CIE 103识别分组的类型及其配置，从而能够在NPU 104中对这些分组进行处理。NPU 104把分组转移到能够与交换机结构109进行通信的第二FCM 108，而交换机结构109可以包括各个分组的交换输出信道位置。然后把分组经过FCM 108、NPU 104、CIE 103和FCM 102后向转移，以便经过成帧器101传输。典型地，NPU 104可以和存储器106、107以及网络搜索引擎(NSE)105相连。控制器110控制FCM 102、CIE 103、NPU104和FCM 108的操作，并监视网络处理电路100的性能。

通常，统计和监视任务由NPU 104执行，并与控制器110进行数据通信。可以获得例如为具体用户而传输的信息的字节数的统计，或数据经过网络电路100的传输误码率的统计。这些统计的编译将会占据NPU 104大量的带宽。使用NPU 104的带宽执行统计功能的结果是，实质上会减小网络电路100的吞吐量。

因此，需要这样的一种系统，能够对流过系统的数据进行所需的统计更新，同时不会显著地减小处理该数据流的处理器的带宽。

发明内容

根据本发明，提出了一种存储系统，该系统最小程度的利用节点处的处理器，对所述存储系统中的存储器上存储的数据执行统计功能。所述存储系统包括双端口存储器，所述双端口存储器的两个端口之一与统计处理器相连。在统计处理器对存储在所述存储器上的数据执行统计更新时，所述节点处的系统处理器可以使用双端口存储器的第二端口。在一些实施例中，所述存储系统可以包括微处理器或算术逻辑单元(“ALU”)。在一些实施例中，通过双端口存储器中的存储位置把统计信息传递给系统处理器。

根据本发明一些实施例的统计引擎包括：双端口存储阵列；以及与所述双端口存储阵列的第一端口相连的统计处理器，其中所述统计处理器能够响应所述统计引擎接收到的命令而对所述双端口存储阵列中存储的数据执行统计更新。在一些实施例中，所述统计处理器包括算术逻辑单元，所述算术逻辑单元包括能够执行操作的计数器。在一些实施例中，所述统计引擎可以包括地址缓冲器，所述地址缓冲器与解码器相连，所述解码器用于对写入命令的地址中接收到的操作码进行解译。在一些实施例中，所述统计引擎以QDR存储器工作。在一些实施例中，所述统计处理器中的计数器的宽度是可配置的。在一些实施例中，所述统计引擎可以包括缺省寄存区(registry)。在一些实施例中，所述缺省寄存区中的缺省寄存器是可写入的。在一些实施例中，所述统计引擎包括配置寄存器。在一些实施例中，所述配置寄存器包括对所述计数器的宽度配置进行控制的寄存器。在一些实施例中，所述配置寄存器包括响应特殊操作码来控制要执行多个操作码集合中哪个操作码集合的寄存器。

一种用于在根据本发明的统计引擎中执行统计的方法，包括：在统计引擎中接收操作码，其中，所述统计引擎包括双端口存储器以及与所述双端口存储器的某个端口相连的统计处理器；以及执行由所述操作码所指示的操作。在一些实施例中，接收操作码包括接收具有内嵌于写入命令中的操作码的地址。在一些实施例中，可以利用写入命令来接收数据。