[发明专利]具有自对准浅沟槽隔离的电可擦除可编程只读存储器阵列

权利要求书

1.一种在衬底上形成非易失性存储器阵列、高压电路和逻辑电路的方法，所述阵列覆盖所述衬底的第一区，所述高压电路覆盖所述衬底的第二区且所述逻辑电路覆盖所述衬底的第三区，所述方法包含：

形成在所述第一、第二和第三区上延伸的第一介电层；

形成在所述第一、第二和第三区上的所述第一介电层上方延伸的浮动栅极多晶硅层；

形成直接在越过所述第一、第二和第三区的所述浮动栅极多晶硅层上方延伸的层间介电层；

形成在越过所述第一、第二和第三区上的所述层间介电层上方延伸的掩模层；

随后形成多个浅沟槽隔离结构，所述浅沟槽隔离结构延伸进入所述衬底中，且使所述浮动栅极多晶硅层的部分分离；和

随后去除所述多晶硅层和掩模层的覆盖所述表面的所述第二和第三区的部分，而不去除所述多晶硅层和掩模层的覆盖所述第一区的部分。

2.根据权利要求1所述的方法，其进一步包含随后形成覆盖所述表面的所述第二和第三区的第二介电层。

3.根据权利要求2所述的方法，其进一步包含去除覆盖所述第三区的所述第二介电层，并形成覆盖所述第三区的第三介电层。

4.根据权利要求3所述的方法，其进一步包含从所述第一区去除掩模层部分，并随后在所述第一区上方形成控制栅极多晶硅层和控制栅极硅化钨层。

5.根据权利要求1所述的方法，其中所述层间介电层是氧化物-氮化物-氧化物(ONO)层。

6.根据权利要求1所述的方法，其进一步包含在所述衬底的相邻区之间的界面处形成浅沟槽隔离结构。

7.一种在衬底的阵列区中形成非易失性存储器阵列以及形成在衬底表面的高压区和低压区上方延伸的外围电路的方法，所述非易失性存储器具有与浅沟槽隔离部分自对准的浮动栅极，所述方法包含：

形成在所述阵列区、高压区和低压区上方延伸的具有第一厚度的浮动栅极介电层；

形成直接在所述阵列区、高压区和低压区中的所述浮动栅极介电层上方延伸的一个或一个以上浮动栅极材料层；

形成直接在所述阵列区、高压区和低压区中的所述一个或一个以上浮动栅极材料层上方延伸的层间介电层；

形成在所述阵列区、高压区和低压区中的所述层间介电层上方延伸的经图案化的蚀刻掩模材料层；

随后以所述蚀刻掩模材料界定的图案在所述衬底表面中形成浅沟槽隔离结构，从而划分所述一个或一个以上浮动栅极层并沿着第一方向界定浮动栅极的范围；

随后去除所述浮动栅极介电层、所述一个或一个以上浮动栅极材料层、所述层间介电层和所述蚀刻掩模材料层的在所述高压区和低压区上方延伸的部分；

随后在所述低压区上方形成具有第二厚度的低压介电层，并在所述高压区上方形成具有第三厚度的高压介电层；和

随后形成直接覆盖所述阵列区中的所述层间电介质、直接覆盖所述低压区中的所述低压介电层和直接覆盖所述高压区中的所述高压介电层的控制栅极层。

8.根据权利要求7所述的方法，其中所述蚀刻掩模材料是氮化硅，且所述层间介电层包含二氧化硅-氮化硅-二氧化硅。

9.根据权利要求7所述的方法，其中所述控制栅极层由多晶硅和硅化钨构成。

10.根据权利要求7所述的方法，其中所述一个或一个以上浮动栅极材料层由两个单独沉积的多晶硅层构成。

11.根据权利要求7所述的方法，其中所述蚀刻掩模材料层由氮化硅形成。

12.根据权利要求7所述的方法，其中所述第一厚度约为83埃，所述第二厚度约为40埃且所述第三厚度约为400埃。

13.一种在硅芯片上的存储器系统，其包含：

衬底上的存储器元件阵列，存储器元件沿第一方向布置成行且沿第二方向布置成列，存储器元件具有通过具有第一厚度的第一介电层与所述衬底分离的浮动栅极，沿着行的相邻浮动栅极由浅沟槽隔离结构分离，浮动栅极在所述第一方向上由所述浅沟槽隔离结构限制，以使得浮动栅极不与浅沟槽隔离结构重叠；

高压外围电路，其具有浅沟槽隔离结构和包括具有第二厚度的第二介电层的装置；

低压外围电路，其具有浅沟槽隔离结构和包括具有第三厚度的第三介电层的装置；

导电层，其在所述阵列、高压外围电路和低压外围电路上延伸，所述导电层通过层间电介质与所述浮动栅极分离、通过所述第二介电层与所述高压外围电路的所述衬底分离且通过所述第三介电层与所述低压外围电路的所述衬底分离。