[发明专利]双应力SOI衬底

说明书

技术领域

本发明涉及一种半导体器件以及形成半导体器件的方法。本发明尤其涉及绝缘体上半导体(SOI)技术，更具体地说，旨在一种形成包括双应力材料衬底上硅的结构和方法。

背景技术

在硅衬底上电子微芯片器件例如电阻器、电容器、保险丝、二极管和晶体管的集成是集成电路(IC)晶片制造技术的基础。最普遍的IC技术，CMOS(互补金属氧化物半导体)围绕着在FET(场效应晶体管)设计和制造中已实现的改进。

FET是电压放大器件。FET的最大优点是其低的电压和低的功率要求。FET的两种基本类型是金属氧化物(MOSFET)半导体和结(JFET)。MOSFET已成为IC产品中的支柱晶体管。存在两类MOSFET：nMOS(n沟道)和pMOS(p沟道)。每种MOSFET具有被称为栅极的输入电极。术语“金属氧化物”是指栅极的构成材料。用于形成MOSFET的栅极的最普遍材料是在IC制造期间在衬底上沉积的多晶硅材料。多晶硅必须被掺杂有常见的p型或n型掺杂剂中的一种，以给予材料以其导电特性。

有许多文件记载了关于COMS集成电路的SOI技术以及其带来的优点。SOI技术包括其中掩埋有氧化物薄层的硅晶片。半导体器件被嵌入掩埋氧化物的顶上的硅的薄层中。由于SOI技术消除了闩锁(latch-up)并降低了寄生电容，因此与嵌入体晶片的器件相比，SOI衬底在集成电路中的相邻器件之间提供了优良的隔离。用SOI技术制造的COMS IC具有较小的有源电流消耗，同时保持与在体硅(体Si)衬底上形成的类似器件的性能等效的器件性能。由于SOI技术在SOI器件的高速下低的功率要求，随着电池供电设备的要求的提高，SOI技术已变得越来越普及。

关于SOI晶片的形成，存在许多不同的技术。用于制造SOI衬底的最普遍方法之一是注氧隔离(SIMOX)。SIMOX包括将氧离子注入硅衬底中以形成掩埋的氧化物层。包括晶片键合的层转移是用于在衬底中形成隔离层的另一种技术。通过一系列蚀刻和氧化步骤形成硅岛可提供横向的隔离结构。

在标准MOSFET技术中，沟道长度和栅极电介质厚度都被减小，以提高电流驱动和开关性能。MOSFET器件的载流子迁移率是关键参数，因为其对输出电流以及开关特性具有直接影响。因此，可以通过增大沟道迁移率来提高器件性能。通过对硅膜提供应变，已在特定的器件中提供了这种提高。可以通过硅膜的压缩应力或硅膜的拉伸应力来提供净应变。

虽然存在许多使硅受到应力的方法，但过去的主焦点集中在在衬底的前端使用氮化物或其它材料的端接层(abutting layer)。所有这些都是用于基于SIMOX的SOI衬底的直接蚀刻/沉积方法。

此外，许多使沟道受到应力的方法主要依靠在沟道中产生“相同符号”的应力。在所有这些情况下，由于沟道在膜(例如蚀刻停止衬里)的前面，所以发生相同符号的应力转移(stress transfer)。通过“相同符号”，其意味着如果膜是拉伸的，则硅沟道中的应力将是拉伸的，而如果膜是压缩的，则硅沟道中的应力将是压缩的。

鉴于以上陈述，需要提供一种将SOI技术的优点与基于应变的器件的改进相结合的半导体器件。

发明内容

本发明的构思是使用下伏的材料使SOI衬底的nFET和pFET岛分别受到拉伸应力和压缩应力。本发明将绝缘体上硅(SOI)技术与基于应变的器件改进相结合。本发明还降低了典型地存在于SiGe衬底上的弛豫Si中的螺位错和错配位错的发生率。在本发明中通过提供在应力材料岛上形成半导体岛的方法来实现这一点。这些固有地为压缩的和拉伸的应力岛分别施加“相反符号”的拉伸和压缩应力，该拉伸和压缩应力被应用于nFET和pFET。术语“相反符号”表示在半导体岛中产生的应力与在下伏的材料中产生的应力相反。例如，拉伸的下伏材料将应变转移到上覆的半导体岛，产生压缩应变的半导体岛，其中在拉伸的下伏材料内的拉伸应力(+)具有与在压缩应变的半导体岛中的压缩应力(-)相反的符号。在通过蚀刻去除下伏的应力材料时，在上覆的半导体岛中发生应力转移。该方法的一个主要优点在于，可以在pFET器件的器件沟道内产生显著的压缩应力。

在本发明中通过在半导体层(半导体岛)的下面设置压缩介电层或拉伸介电层来实现上述效果。术语“压缩介电层”表示具有固有压缩应力的介电层。术语“拉伸介电层”表示具有固有拉伸应力的介电层。