[发明专利]在半导体衬底上制造外延层的方法及用这种方法制造的器件有效
申请号: | 200580041921.1 | 申请日: | 2005-11-29 |
公开(公告)号: | CN101073148A | 公开(公告)日: | 2007-11-14 |
发明(设计)人: | 菲利浦·默尼耶-贝拉德;亨特里希·G·A·赫伊津 | 申请(专利权)人: | 皇家飞利浦电子股份有限公司 |
主分类号: | H01L21/316 | 分类号: | H01L21/316;H01L21/265 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 陈瑞丰 |
地址: | 荷兰艾*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 衬底 制造 外延 方法 这种方法 器件 | ||
1.一种制造半导体产品的方法,包括步骤:
提供半导体衬底;
在所述半导体衬底的至少一部分上提供Si-X层,所述Si-X层具有厚度和表示预定原子种类的X;
向所述半导体衬底的所述至少一部分提供具有n型掺杂剂材料并且具有大于所述厚度的深度的掺杂层,在所述深度和所述厚度之间的位置形成掩埋层;
执行氧化作用以在所述半导体衬底内部形成具有二氧化硅/硅界面的二氧化硅层,使得在所述二氧化硅/硅界面处通过所述二氧化硅层将X原子和n型原子推入到所述半导体衬底中,选择所述X原子使得它们在所述二氧化硅/硅界面处具有比所述n型原子更高的离析性质;
去除所述二氧化硅层;
在所述半导体衬底上生长硅外延层。
2.一种制造硅半导体衬底的方法,包括步骤:
提供半导体衬底;
向所述半导体衬底的至少一部分提供具有n型掺杂剂材料并且具有深度的掺杂层;
在所述半导体衬底的所述至少一部分上提供Si-X层,具有小于所述深度的厚度,X表示预定的原子种类,在所述第一深度和所述厚度之间的位置形成掩埋层;
执行氧化动作以在所述半导体衬底内部形成具有二氧化硅/硅界面的二氧化硅层,使得在所述二氧化硅/硅界面处通过所述二氧化硅层将X原子和n型原子推入到所述半导体衬底中,选择所述X原子使得它们在所述二氧化硅/硅界面处具有比所述n型原子更高的离析性质;
去除所述二氧化硅层;
在所述半导体衬底上生长硅外延层。
3.根据权利要求1或2所述的方法,其中,所述X原子种类包括Ge。
4.根据权利要求1或2所述的方法,其中,所述n型掺杂剂材料是As和P的至少一种。
5.根据权利要求1或2所述的方法,其中,向所述半导体衬底的所述至少一部分提供掺杂层的步骤包括子步骤:
在所述半导体衬底的所述至少一部分上,提供预定厚度的绝缘层;
通过所述绝缘层执行所述n型掺杂剂材料的注入动作以产生所述掺杂层;
去除所述绝缘层。
6.根据权利要求5所述的方法,其中,所述绝缘层包括二氧化硅。
7.根据权利要求1或2所述的方法,其中,所述Si-X层包括预定浓度的C。
8.根据权利要求1或2所述的方法,其中,所述外延层包括比所述掩埋层中的掺杂剂浓度低的浓度的n型掺杂剂。
9.根据权利要求1或2所述的方法,包括步骤:向所述半导体衬底提供至少一个其它部分,该部分具有p型掺杂层和所述掩埋层的顶部上的p型外延层。
10.一种半导体器件,通过根据任一前述权利要求所述的方法制造,其中在硅外延层中形成双极型晶体管。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司,未经皇家飞利浦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200580041921.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:闪存器件及其擦除方法
- 下一篇:车辆用盖部件的开闭结构
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造