[发明专利]具有扇区缓冲器的存储系统

说明书

本发明说明一种用于读取和写入逻辑扇区的存储系统，该存储系统通过主机总线被连接到主系统上，并且该存储系统包含具有内部存储器的存储控制器和快闪存储器芯片，这些快闪存储器芯片被构造成能单个清除的存储区，这些存储区又包含多个用于存储逻辑扇区的可写入和可读取的存储扇区。

广泛流行的非易失性半导体存储器(快闪存储器)被构造成多个区，并且这些区又被构造成多个扇区，其中，一个区例如由256个各具有512字节的扇区组成。存储器具有以下特性，只能逐扇区地将新的信息写入到以前被清除的扇区中。分别针对一个区，对于所有的扇区共同实现清除。将扇区写入到存储器中持续的时间要长于读取，并且区的清除操作要求例如多个毫秒的长时间。

迄今的存储系统如此被构造，以致主机总线的数据通过存储控制器和存储器总线到达快闪存储器芯片。对于具有缓慢的主机总线的设备(如致密快闪(Compact-Flash)和SD/MMC)，该布局是足够的。存储控制器具有足够的时间来编辑用于进行存储的数据，而不必在内部RAM中暂存整个扇区。在如USB 2.0或串行ATA那样的更快速的主机总线中，没有时间可供使用，并且存储系统变得太缓慢。

本发明的任务是说明一种即使在快速的主机总线中也足够快地工作的存储系统。

由此来解决该任务，即为了与主系统进行通信而在至少一对交替的扇区缓冲器中暂存逻辑扇区，并且借助至少一个直接快闪存取(Direct-Flash-Access)单元在扇区缓冲器与快闪存储器芯片之间直接传输这些逻辑扇区，而不必在存储控制器(FC)的内部存储器(IR)中暂存这些逻辑扇区。

在从属权利要求中说明了有利的实施形式。

在存储系统中设置了分别能暂存逻辑扇区的扇区缓冲器。在此，在主机总线的方向上接通扇区缓冲器，以便与主机交换数据和将扇区缓冲器与内部存储器总线相连接，相应扇区的快闪存储器芯片被连接到该内部存储器总线上。因此，在扇区被传输到快闪存储器芯片期间，从主机传输另一扇区。因此将通过主机总线的传输与到快闪存储器芯片的传输退耦。利用分别最大的总线速度来实现两种传输，并且在存储控制器的内部存储器中暂存相应的逻辑扇区不是必需的。在较大的存储系统中，设置了在其上分别连接一个或多个快闪存储器芯片的多条存储器总线。并行地操作这些存储器总线。给每个存储器总线分配一对扇区缓冲器。通过矩阵开关来实现给相应的存储器总线接上一对扇区缓冲器，以致在运行时也能重新进行该分配。通过输入复用器实现了扇区缓冲器向主机总线的分配。

给每个存储器总线分配一直接快闪存取单元，该直接快闪存取单元通过生成必要的控制信号和控制指令来控制有用数据从相应的扇区缓冲器向快闪存储器芯片的传输。直接快闪存取单元生成了扇区缓冲器的复用器的转换信号和矩阵开关的转换信号，以便在扇区缓冲器与所分配的存储器芯片之间建立连接。在写入过程中，在将扇区从扇区缓冲器传输到存储器芯片中之后，现在空的扇区缓冲器与主机总线相连接，并且在此期间由主机总线所填满的扇区缓冲器被切换到存储器芯片，以便将下一个扇区写入快闪存储器中。

在读取时，相对应地实现将扇区缓冲器交替分配给主机总线和存储器总线的过程。代替扇区往返于存储器芯片的传输，也可以实现往返于存储控制器的传输。如果扇区包含管理数据，则这主要是这种情况。通过存储控制器初始化复用器和矩阵开关的调节(Einstellung)，并且在此之后通过分配给存储器总线的直接快闪存取单元来实现转换。

存储控制器拥有通向存储器总线的通道，并且因此也能直接访问存储器芯片。存储控制器同样也能直接访问扇区缓冲器的内容。