[发明专利]优先化任务之间的有效切换

说明书

技术领域

本发明涉及用于执行任务调度，从而在优先化任务之间提供有效切换的处理器装置、方法和计算机程序产品。

背景技术

就计算机的常规发展状况而言，任务切换指令序列导致了在任务之间的切换上耗费了大量的时间。将耗费在任务之间的切换上的时间称为任务变更处理开销。所述开销是寄存器存储和恢复所用的时间，并且其包括其他延迟，例如，确定任务优先级和任务执行论证所用的时间。因而，无法将这些时间段用于有效的处理当中。在很多新型计算机或处理器系统中，这样的中断和任务变更处理开销占用几十到几百周期。

在消费者应用中，例如，必须对某些外围数据进行实时处理，而对其他一些任务则能够以倾尽能力的方式处理。因此，程序由高优先级任务和低优先级任务构成，并且要执行相关分析，以导出任务之间的时间相关性。通常提供主处理器用于运行普通任务，而用协处理器以时间/能力有效的方式运行专门任务，而且必须通过主处理器上运行的任务将其配置为在前。其目的在于使相关程序得到最短等待执行的时间。

图2(a)示出了程序的例子及其大部分并行执行。以顺序程序语言，例如C语言写下初始程序。其包括高优先级任务HPi、低优先级任务LPi和能够在独立协处理器上运行的任务CPi。编译-时间相关性分析确定了任务的局部顺序，如图2(b)的例子所示。根据图2(b)，低优先级任务LP1能够立即启动，并且对其他任务不具有任何依赖性，而低优先级任务LP7则依赖于高优先级任务HP4的执行。可以从图2(b)所示的时间顺序汇集高优先级任务HP2、HP4、HP6、HP8、HP10和协处理器任务CP3、CP5、CP9和CP10的相关性，其中，所述示意图中的每一下方任务均取决于上方任务，因而不能在完成上方任务之前执行。

图2(c)示出了这一程序的预期执行流。如果可以获得任何能够在一般或主处理器上执行的高优先级任务，那么应当立即开始执行。如果还没有有待执行的高优先级任务，那么主处理器能够将其时间用在执行低优先级任务上。将这样的调度称为抢先调度，例如，在L.Peterson等人的“Operating System Concepts”，Addison Wesley，1986中对这样的调度给出了说明。

可以将所述相关分析简化为这样一种分析，其中，按照C程序的顺序对高优先级任务和协处理器任务排序，并尽快使低优先级任务按照这一顺序并行设置。

但是，由于通常在编译时不知道任务的延迟，因而不能将执行追踪有效地编写在单线程汇编程序中。

图3示出了两个不同执行追踪的例子，所述的两个不同的执行追踪源自于同一程序及其相关分析，并且是由协处理器CP3和CP5的不同运行时延迟导致的。具体而言，图3(a)示出了第一执行追踪，其中，以短运行时延迟执行协处理器任务CP3和CP5，从而能够在较早的阶段执行高优先级任务。与之形成对比的是，图3(b)示出了第二执行追踪，其中，协处理器任务CP3和CP5占用了更多的周期，因而主处理器需要等待更长的时间来执行低优先级任务LP1，并在较晚的阶段执行高优先级任务HP6、HP8和HP10。

因此，不能预先确定执行追踪，并且任务切换应当是运行时活动。操作系统将根据可得的任务以它们的优先级为基础将所述任务分配给处理器。为了实现这一点，通常采用堆或优先级队列存储任务及其优先级。例如，在T.H.Cormen等人的“Introduction to algorithms”，MIT Press，1990中对其进行了说明。这一提议的缺点在于，向/从这样的结构存储/检索任务要占用大量的处理周期。与任务的数量相比，其将任务切换的适用性限制在了由很多周期构成的大粒度任务上，因为如若不然，任务切换开销将变得显著，甚至与程序的顺序执行相比可能导致周期的损失。

但是，在具有细粒度的域或应用中，这一方法将不起作用，因而希望获得优选具有零周期的任务切换。

发明内容

因此，本发明的目的在于提供一种改进的任务调度方案，通过其能够在没有存储和检索成本缺点的情况下执行并行任务切换。

这一目的是通过根据本发明的处理器装置、和任务调度方法。