[发明专利]本地存储器数据的一致性高速缓存

说明书

技术领域

本发明涉及具有本地存储器的处理器系统，具体而言涉及在多处理器系统中本地存储器数据的一致性高速缓存。

背景技术

一直存在着提高处理器系统的速度和使它们处理更大量数据的能力的驱动力。为了实现提高速度的目的，并行技术得到了更多的应用，利用并行技术将复杂的程序作为多个复杂度较低的例程同时运行来执行以提高性能。另一种用来提高速度的手段是提供高速缓冲存储器。

高速缓冲存储器通过将常用的一部分数据和指令的拷贝从主系统存储器存储到紧耦合、低时延的高速缓冲存储器中来进行工作。这意味着被频繁访问的数据或指令是从高速缓冲存储器中获取的，从而避免了访问主系统存储器的需求。因此，每当发出新的读和写命令时，系统首先查询高速缓冲存储器，以确定信息是否存储在高速缓存中。如果信息在高速缓冲存储器中，就不需要访问主系统存储器，而可以更容易地执行命令或者访问数据。

高速缓冲存储器系统的本质是一种保证一个或者多个处理器高速缓存和主系统存储器本身中的数据拷贝之间的一致性的需求。一种确保一致性的方法是“MESI”协议，其包括每个高速缓存块的状态信息。所述状态信息包括指示高速缓存行(cache line)是否被修改(Modified)、共享(Shared)、独占(Exclusive)和无效(Invalid)(MESI)。

在MESI系统中，当未共享的高速缓存行被访问时，其被标记为“独占”(E)。其后的读将不会改变其状态，但是随后对该高速缓存行的写将其状态改变为“修改”(M)。如果多处理器系统中的另一处理器将高速缓存数据装载进其自身的高速缓存中，则高速缓存行被标记为“共享”(S)。如果处理器想向共享的高速缓存写数据，则必须向所有其它处理器发送无效命令，或者至少向所有其它具有所述共享数据的拷贝的处理器发送无效命令。在处理器能够从修改的高速缓存行中载入数据前，具有修改的高速缓存行的处理器必须将所述数据写回存储器中，并且将所述数据标记为共享(S)。对被标记为无效(I)的高速缓存行的任何读或者写均会导致高速缓存未命中(cache miss)。

以上介绍的协议，例如MESI协议，确保了高速缓冲存储器保持一致性，这使得它们在多处理器系统中对于软件是透明的。关于高速缓冲存储器和高速缓冲存储器一致性的进一步内容可以在出版物John L.Hennessy和David A.Patterson的Computer Architecture aQuantitative Approach(计算机体系结构一量化研究方法)，2003，第三版中找到。

虽然高速缓冲存储器提供了上述优点，但是它们也具有与其它类型的存储器设备相比设计复杂、相对昂贵的缺点。例如，高速缓冲存储器需要比较器来检查标签与呈现的地址，以及需要选择器来选择匹配的方式。高速缓冲存储器还具有用于管理数据替换的最近最少使用(LRU)位，并且需要回拷(copyback)功能来管理修改数据的写回。高速缓冲存储器还由于高速缓冲存储器中位的访问方式，而比其它类型的存储器消耗更多的能量。进一步地，在高速缓存中数据命中或者未命中的方式取决于替换策略(典型地为LRU)，其对于软件而言难于预测。

处理器系统，例如用于数字信号处理的处理器，还使用本地存储器作为提高处理速度的方式。本地存储器使得能够在处理器和本地存储器之间直接进行读和/或写操作，而不是和单独的主存储器，例如随机访问存储器(RAM)来进行。尽管对于访问本地存储器的特定处理器而言，本地存储器允许其处理速度提高，但对于多处理器系统其却未提供任何更多的优势。

本发明的目的是提供一种多处理器系统，其中提供本地存储器数据的一致性高速缓存。

发明内容

根据本发明的第一方面，提供了一种多处理器系统，包括：多个处理器，所述处理器中的一个或者多个具有关联的高速缓冲存储器；系统总线，用于连接所述多个处理器；与所述多个处理器中的一个相关联的本地存储器；其中所述本地存储器用于由其关联的处理器进行访问，还用于由所述多处理器系统中的所述多个处理器中的另外一个进行访问。

本发明的优点是提供具有可预测的定时特性的、快速的、低能秏的、廉价的本地存储器，同时优点还有使多处理器系统中的其它处理器也能访问所述本地存储器。