[发明专利]用于绝缘体上硅（SOI）技术的电可编程熔丝

说明书

技术领域

本发明通常涉及集成电路领域，而且更加具体地，涉及SOI技术中的可熔连接编程。

背景技术

在包括CMOS集成电路的集成电路中，通常希望能够永久存储信息，或在制造后形成集成电路的永久连接。形成可熔连接的熔丝或器件经常被用于此目的。例如，熔丝也可用于编程冗余元件，以替代同一失效元件。此外，熔丝可用于存储芯片标识或其它这样的信息，或用于通过调节电流通路的电阻来调节电路速度。

一类熔丝器件是使用激光“编程”或“烧断”的，以在半导体器件被处理和钝化之后断开连接。此类熔丝器件需要激光精确对准在熔丝器件上，以避免损毁相邻的器件。这和其它类似的途径可能导致器件钝化层的破坏，由此导致可靠性问题。例如，当熔丝材料被置换时，烧断熔丝的工艺可能在钝化层中产生孔洞。

平面图1A、通过线A-A’的横截面图1B、和通过线B-B’的横截面图1C中示出了另一类熔丝器件30，它基于硅化多晶硅的断裂或凝聚或电迁移。这些类型的熔丝包括置于多晶硅层18上的硅化物层20，它上面是氮化硅层24。接触25连接到熔丝元件27两侧上的一对接触区域22中的硅化物层20，以在熔丝和用于编程和传感的外部组件之间提供电连接。图1A示出了典型形状的顶部视图，而且包括熔丝元件27和接触区域22。图1B示出了典型熔丝结构的侧视图，其中在同样均匀厚度的氧化物层10上设置和提供了均匀厚度的多晶硅层18和硅化物层20，图1C示出了通过熔丝连接区域27的横截面。通常，也在层20和22上提供氮化物覆层24。

硅化物层20具有第一电阻，而多晶硅层18具有大于第一电阻的第二电阻。在完好条件下，熔丝连接具有由硅化物层20的电阻确定的电阻。在一般应用中，当施加编程电位时，随之提供通过接触区域22施加在熔丝元件27上的必要的电流和电压，硅化物层20开始随机“混乱”并最终在硅化物层20的某部分中引起电断开或断裂。由此，熔丝连接27具有由多晶硅层18的电阻确定的所得电阻(即，编程的熔丝电阻增加到了第二电阻的阻值)。然而，因为断裂工艺和通常在编程电阻中提供的相对小的改变的不一致特性，此类熔丝器件可能导致周围结构的破坏和/或遭受不可靠的传感。此外，因为所需的编程电位，即，所需量的时间上的电流和电压水平，这些类型的器件可能不适于和许多最新的工艺技术一起使用。

在另一类熔丝，电迁移熔丝中，通过阴极和阳极给导电熔丝连接施加电位，其中此电位的大小和方向为从减小熔丝连接的电导率的半导体熔丝的区域开始硅化物的电迁移。通过在熔丝连接和与施加的电位对应的阴极之间提供温度梯度来加强电迁移。甚至在这类熔丝中，熔丝的编程仍然受到多晶硅材料的支配。由于多晶硅膜包括大量瑕疵，所以最后的电阻具有很宽的分布。这有时候会导致编程的熔丝传感不正确，从而导致芯片失效。

因此，对减小在多晶硅上形成的熔丝中编程固有的可变性的编程方法和装置存在需求。此外，希望减小编程熔丝所需的能量。也优选编程和未编程状态之间的电阻中具有明显差别。同样，需要缩小支持电路所占的面积。

发明内容

本发明涉及电可编程的熔丝，它包括半导体衬底、所述半导体衬底上的绝缘层、和位于所述绝缘层上的晶体半导体主体，以使所述晶体半导体主体与所述半导体衬底电和热隔离，而所述晶体主体包括熔丝连接区域，所述熔丝连接区域在其第一端部处电连接到第一接触区域而在其相反端部处电连接到第二接触区域。本熔丝特别适用于绝缘体上硅技术。所述晶体主体可以由晶体硅、掺杂的晶体Si、晶体SiGe、掺杂的晶体SiGe、晶体GaAs、和掺杂的晶体GaAs等形成。所述绝缘层可以是例如氧化物或氮化物的介质。

在本发明的另一方面中，可以在所述晶体主体的表面上形成多晶金属硅化物(polycide)或金属硅化物(salicide)的层。所述晶体主体可以是掺杂的或未掺杂的，这取决于熔丝所需的电导率。

在本发明的另一方面中，所述晶体半导体主体的侧壁基本上被填充介质包围。所述填充介质优选基本上不在所述晶体半导体主体上施加额外的应力。也优选所述填充介质最小化掺杂剂从晶体半导体主体的向外扩散。优选所述填充介质为氧化物。

本发明具有可在宽的编程电压和时间范围上成功编程的优势。本发明自动提供用于在没有专门的控制作用的情况下成功编程所需的温度梯度。编程本发明的熔丝所需的电压、电流和时间很小，这使得面积明显减小。晶体主体的一致性提高了整个芯片上此类熔丝的一致性。

附图说明

为了更彻底地理解本发明，要结合并非按比例绘制的附图参考下面的详细描述，其中：

图1A示出了常规可熔连接器件的平面图；