[发明专利]结构化的集成电路器件

说明书

技术领域

本发明涉及集成电路器件以及对这样的器件进行个人化、编程和测试的方法。

背景技术

认为以下的美国专利代表了当前的技术发展水平：美国专利No.6,331,733、6,245,634、6,236,229和6,194,912。这些专利均涉及关于本专利的现有技术。

上面的专利描述了半导体器件，其包含逻辑单元，该逻辑单元进一步包含查找表(look up table)和互连，其可由单个通孔掩模图案化。这样的专用集成电路(ASIC)的优点已经在现有技术中清楚地阐明，但局限于逻辑功能。如今，除了普通组合逻辑之外，大多数半导体器件还包括随机存取存储器、只读存储器和处理器。

通常在库内以用户可配置的形式提供这样的部件，设计者在实例化他们的设计中的结构之前，必须从该库中选择并定义他们的特定配置。典型地，这些结构由需要制造一整套掩模的可户设计的晶体管和金属互连来实施。这对于设计的其余部分也需要一整套掩模的标准单元技术来说是可接受的，但对于设计的其余部分不需要一整套掩模的结构化ASIC部件来说可能造成问题。

另一方面，场可编程门阵列(FPGA)是在客户端完全可编程的器件。一般而言，RAM、ROM和处理器(如果FPGA上有的话)具有有限的配置选项，所述配置选项包括对适当的子功能之间的互连重新编程。这在部件的性能方面和空间方面都是昂贵的。

本发明提供了一套可配置部件，它们中的许多可以一起位于一个半导体器件上，并且可由单个通孔改变来配置，对于设计的剩余部分进行相同的定制，导致优于FPGA的相当大的性能和空间优点或者与标准单元方案相比所需掩模数目的显著减少。

发明内容

本发明设法提供一种改进的集成电路，其除了现有技术的教导之外还是可个人化、可编程和可测试的。

由此，根据本发明的优选实施例提供了一种半导体器件，包括：逻辑阵列，其包括多个逻辑单元，每个逻辑单元都包括至少一个查找表，金属和通孔连接层，上覆在所述多个逻辑单元上以便在其各个输入和输出之间提供至少一个永久定制的互连；其中所定制的互连由定制通孔层来定制；

并且还包括多个器件定制的I/O单元，其中所定制的I/O单元由定制通孔层来定制。

金属和通孔连接层的数目可以由设计的所定制互连需求来确定。

金属和通孔连接层可进一步包括长和短金属段，且长金属段可包括连接到跨接器以定期改变轨道的金属段。

逻辑单元可进一步包括一个反相器和一个NAND功能，其中所定制的互连提供了NAND功能和反相器之间的连接。

逻辑单元可进一步包括连接到输出的多个不同大小的反相器，使得无需改变逻辑单元之间的永久定制的互连就可改变输出的反相器大小，且该反相器大小的选择可在放置和走线之后进行。

此外，逻辑单元可由单个定制通孔层上的通孔或者由另一层上的通孔来永久地定制。该器件可进一步包括可配置RAM块，其中RAM块配置由定制通孔层来定制。

该器件还可包括内建微处理器，其中该微处理器具有通过与可配置RAM端口分开的读/写端口存取RAM块的能力，其中可配置RAM端口还包括用于多个RAM的布线或逻辑多路复用输出的通孔选项。

该器件还可包括可配置ROM块，其中该ROM块内容由定制通孔层来定制。

该器件还包括可定制时钟分配结构，其中该可定制时钟分配结构由定制通孔层来定制，并且可进一步包括精细调整时钟分配结构的可定制微调器单元，其中该可定制微调器单元由定制通孔层来定制。

根据本发明的优选实施例还提供了一种半导体器件，包括：逻辑阵列，其包括多个逻辑单元，每个逻辑单元包括至少一个查找表，金属连接层，上覆在所述多个逻辑单元上以便在其各个输入和输出之间提供至少一个永久定制的互连；

以及内建微处理器；

且进一步包括可配置ROM块，

其中该微处理器具有加载或读取查找表内容的能力，且该微处理器具有执行逻辑阵列的测试的能力，

且还包括可配置RAM块，其中该微处理器具有执行RAM块的测试的能力。

根据本发明的优选实施例还提供了一种半导体器件，包括：逻辑阵列，其包括多个逻辑单元，每个逻辑单元都包括至少一个触发器；以及至少一个金属连接层，上覆在所述多个相同的逻辑单元上以便在其各个输入和输出之间提供至少一个永久定制的互连，其中所定制的互连由定制通孔层来定制；并且还包括多个器件定制的I/O单元，其中所定制的I/O单元由定制通孔层来定制，

而且包括可配置RAM块，其中该RAM块配置由定制通孔层来定制，还包括可配置ROM块，其中该ROM块内容由定制通孔层来定制，