[发明专利]双处理器复域浮点数字信号处理片上系统

权利要求书

1.一种装置，它包括：

微处理器；以及，

数字信号处理器，它与所述微处理器相耦合，所述数字信号处理器能够对复域中的浮点数据进行运算，所述微处理器和所述数字信号处理器都是单个集成电路中的一部分。

2.如权利要求1所述的装置，其特征在于，所述微处理器是精简指令集计算机处理器。

3.如权利要求1所述的装置，其特征在于，所述数字信号处理器采用超长指令字架构。

4.如权利要求1所述的装置，其特征在于，所述微处理器和所述数字信号处理器各自都能够作为主或者从处理器来使用。

5.如权利要求1所述的装置，其特征在于，所述集成电路还包括一组与总线相耦合的片上外围电路，所述总线与所述微处理器和所述数字信号处理器相耦合。

6.如权利要求5所述的装置，其特征在于，至少一个所述外围电路还包括模拟到数字/数字到模拟接口模块。

7.如权利要求6所述的装置，其特征在于，所述模拟到数字/数字到模拟接口模块配置成与至多8个模数转换器加上8个数模转换器连接。

8.如权利要求5所述的装置，其特征在于，至少一个所述外围电路是外围数据控制器。

9.如权利要求5所述的装置，其特征在于，至少一个所述外围电路是串行端口。

10.如权利要求5所述的装置，其特征在于，至少一个所述外围电路是通用同步/异步接收器/发送器。

11.一种集成电路，它包括：

数字信号处理器，它能够对复域中的浮点数据进行运算，所述浮点数据包括尾数部分和指数部分。

12.如权利要求11所述的集成电路，其特征在于，所述浮点数据以扩展精度格式来表示。

13.如权利要求11所述的集成电路，其特征在于，所述浮点数据以至少40位来表示。

14.如权利要求11所述的集成电路，其特征在于，所述浮点数据以小于32位的格式来表示。

15.一种信号处理系统，它包括：

微处理器部件，用于数据处理；

数字信号处理部件，用于处理以数字格式所表示的信号；以及，

传输部件，用于在所述微处理器部件和所述数字信号处理部件之间传递信号；所述微处理器部件、所述数字信号处理部件和所述传输部件都是单个集成电路中的一个部分；所述数字信号处理部件能够对复域中的浮点数据进行运算。

16.一种信号处理方法，它包括以下步骤：

向片上系统提供输入信号；

以所述片上系统使用复域中的浮点表示法对所述输入信号进行运算并产生结果；以及，

输出所述结果。

17.一种信号处理方法，该方法包括以下步骤：

提供时间采样格式的输入信号；

自所述输入信号计算一组线性预测编码系数；

自所述线性预测编码系数计算第一组倒频谱系数；

自所述线性预测编码系数计算第一组平滑功率谱；

自所述线性预测编码系数和语音激励检测器的输出计算平均数值组的系数；

自所述平均数字组的系数计算第二组倒频谱系数；

计算在所述第一组倒频谱系数和所述第二组倒频谱系数之间的向量距离；

籍助于可实现所述语音激励检测器的多种语音检测算法中的一种算法对所述向量距离进行运算；

自所述平均数值组的系数计算第二平滑功率谱；

计算在所述第一平滑功率谱和所述第二平滑功率谱之间的差异，随后进行所述差异的半波整流；

给维纳滤波器提供所述差异的半波整流作为第一维纳滤波器输入；

提供所述第二平滑功率谱作为第二维纳滤波器输入；

提供所述输入信号的快速傅里叶变换作为第三维纳滤波器输入；

自所述第一维纳滤波器输入、第二维纳滤波器输入和第三维纳滤波器输入计算维纳滤波器输出；

对所述维纳滤波器输出进行逆快速傅里叶变换；以及，

输出所述逆快速傅里叶变换以提供输出信号，其中，所述信号处理方法是由包括微处理器和数字信号处理器的单个集成电路来执行的，所述数字信号处理器能够对复域中的浮点数据进行运算。