[发明专利]图形处理系统和方法

权利要求书

1.一种图形管线，其包含：

一上游模块，其经耦合以接收像素信息，且用于调节允许在所述图形管线的一下游部分内同时处理的像素的数目以便维持其中的宽松度；且

其中所述下游部分包含：

一第一模块，其用于去除确定为不需要用于渲染的任何像素的像素信息，所述第一模块用于周期性地将其所去除的像素的指示传送到所述上游模块；和

一第二模块，其用于去除确定为不需要用于渲染的任何像素的像素信息，所述第二模块用于周期性地将其所去除的像素的指示传送到所述上游模块。

2.根据权利要求1所述的图形管线，其中所述第一模块还用于通过对一像素执行一深度测试来确定所述像素是否不需要用于渲染。

3.根据权利要求2所述的图形管线，其中所述第二模块还用于确定一像素是否不需要用于渲染。

4.根据权利要求1所述的图形管线，其中所述下游部分内的宽松度响应于所述第一和第二模块去除的像素而增加。

5.根据权利要求4所述的图形管线，其中所述上游模块响应于所述下游部分中的宽松度的增加而允许更多像素进入所述下游部分。

6.根据权利要求1所述的图形管线，其中所述下游部分进一步包含一数据写入模块，其用于将像素信息写入到一存储器子系统，且其中所述数据写入模块周期性地将写入到所述存储器子系统的像素的指示传送到所述上游模块。

7.根据权利要求6所述的图形管线，其中所述下游部分内的宽松度响应于所述数据写入模块将像素写入到所述存储器子系统而增加。

8.根据权利要求7所述的图形管线，其中所述上游模块响应于所述下游部分中的宽松度的增加而允许更多像素进入所述下游部分。

9.根据权利要求1所述的图形管线，其中所述上游模块是一记分板模块，其经耦合以从一光栅器模块接收像素并耦合到所述第一模块。

10.根据权利要求9所述的图形管线，其中所述第一模块是一数据提取模块。

11.根据权利要求10所述的图形管线，其中所述第二模块是一算术逻辑单元(ALU)模块。

12.一种在一图形管线中处理像素信息的方法，其包含：

a)基于一下游部分内的一宽松量来调节像素进入所述图形管线的所述下游部分，所述调节由所述图形管线的一上游模块执行；和

b)通过执行以下步骤去除所述下游部分内的像素信息：

b1)识别将不被渲染的像素；

b2)从所述下游部分去除与识别为将不被渲染的像素相关联的像素信息；和

b3)周期性地将去除的像素的一指示传送到所述上游模块，且

其中所述b)由所述下游部分的多个管线模块独立地执行。

13.根据权利要求12所述的方法，其中所述下游部分的所述多个管线模块中的一者是一根据一深度测试来执行所述识别的数据提取单元。

14.根据权利要求12所述的方法，其中所述下游部分的所述多个管线模块中的一者是一算术逻辑单元(ALU)。

15.根据权利要求12所述的方法，其中所述上游模块是一记分板模块。

16.根据权利要求12所述的方法，其中响应于所述多个管线化模块去除像素而增加所述下游部分内的宽松度。

17.根据权利要求12所述的方法，其进一步包含将像素信息写入到一存储器子系统，和将写入的像素的一指示传送到所述上游模块。

18.根据权利要求17所述的方法，其中响应于将像素写入到所述存储器子系统而增加所述下游部分内的宽松度。