[发明专利]用于改进垂直彩色CMOS图像传感器的敏感度的方法和设备

说明书

技术领域

本发明涉及固态图像传感器，且明确地说涉及一种CMOS图像传感器，其具有放置在衬底中各个深度处的多个电荷检测节点以选择性地检测不同波长的光。使用这些像素的传感器不需要波长选择性滤光片来检测色彩，且因此不牺牲量子效率(QE)和分辨率。

背景技术

典型的图像传感器通过将入射光子转换为积分(收集)在图像感测区域的像素中的电子来检测光。完成积分之后，使用合适的电荷到电压转换结构将收集到的电荷转换为电压。接着将感测到的电压通过各种寻址电路和缓冲放大器供应到传感器的输出端子。将各种波长选择性滤光片放置在像素的顶部上只允许选定部分的光谱进入像素并产生电荷。色彩感测的常规概念的描述可参阅(例如)Kohno的美国专利4,845,548。然而，此概念减小了检测到的光等级以及阵列分辨率，因为单个像素只可感测一种色彩同时拒绝其它色彩。近来已开发出一种新的装置，称为VERTICOLOR图像传感器，如(例如)Merrill的美国专利2002/0058353A1中所描述。这些装置使用具有多个垂直堆叠的电荷检测节点的像素结构，垂直堆叠电荷检测节点通过测量像素内不同深度处产生的电荷来检测色彩。由于不同波长的光穿透到衬底中的不同深度，所以直接在一个像素内感测色彩而不需要表面波长选择性滤光片。这是VERTICOLOR概念和技术的一个优点。将多个电荷检测节点垂直地放置在像素内的一个问题是与每一电荷检测节点相关联的较大电容，其减小节点转换增益且因此减小传感器敏感度。

图1说明来自现有技术CMOS图像传感器的像素100的简化横截面。p+型掺杂硅衬底101上存在p型掺杂区102，其可为外延增长且一直延伸到表面。p型掺杂区102含有垂直堆叠的n型掺杂层103、104和105。这些层可(例如)通过在连续的外延增长步骤之间进行离子植入或通过其它方法形成。各种技术对于现代硅装置制造处理技术领域的技术人员已众所周知，且本文的描述并不意味着限定性的。

类似地，n+型掺杂的垂直延伸部分(塞)106、107和108可通过在外延增长步骤之间进行离子植入而形成，且充当导电连接，其使得掺杂层103、104和105中的光生电子能够经受偏压并能够从硅衬底表面收集光生电子。

金属区111、112和113接触塞106、107和108，金属区111、112和113可穿过二氧化硅介电层110中的孔而形成或形成为许多类型的介电层上方的多级互连，这也是所属领域中众所周知的。金属区111、112和113可由单一金属(例如，铝)形成，或包含由氮化钛、钛、钨、铝、铜等各种层形成的复杂金属化系统。接着通过金属配线114(为了简化，附图中仅以示意方式显示)使金属区111、112和113与各种电路组件互连。

为了防止寄生表面沟道导电且与塞106、107和108一起短路，将p+型掺杂的隔离区(沟道截止物)109插入在塞106、107和108中的每一者之间。通常，沟道截止物109在与附图平面垂直的方向上完全包围相应塞106、107和108中的每一者(图1中不可见)。

图1中示意性显示可用来检测特定n+型扩散节点中的电荷的典型电路。所述电路由复位晶体管117组成，当将合适的复位电平施加到栅极118时，复位晶体管117将电荷检测节点115连接到参考电压端子119。积聚在节点115上的光生电荷引起电压电荷，其由晶体管116缓冲，晶体管116的漏极连接到Vdd偏压端子120。接着节点121上出现输出信号，当将其供应到传感器电路的其余部分时可经进一步处理为电压或电流。电路接地122与p+型掺杂的衬底101等同。为了简化，只显示一个示意电路，但通常感测三种色彩的单个像素存在三个电路。所属领域的技术人员将了解，更复杂的电路可连接到像素100。

当一复位电压施加到节点115和相应的两个剩余节点(连接到塞106和107的电路，未图示)时，这些节点的电位升高到参考偏压电平Vrf。当层103(以及层104和105)的掺杂水平足够高时，节点115处的电位、塞108(以及塞107和106)的电位，和层103(以及层104和105)的电位近乎相同。层103和塞108(其为掩埋的反向偏压二极管)充当结电容器的单个电极。此结构的电容相对于像素100的所需电容来说较高，因为在所有侧包围层103的结区域较大。与连接到节点115的电路的输入栅极电容进行组合，节点的电荷转换因子较小。因此，像素具有较低的敏感度，这在传感器中是不合乎人意的。所需要的是具有减小的电容的垂直构成的像素。

发明内容

本发明提供一种垂直的多检测节点结构，其根据电荷产生的深度来感测电荷且具有较低的电荷检测节点电容。