[发明专利]纳米级电子光刻

权利要求书

1.一种光刻制造的方法，包括：

形成导电掩模图案；

形成在埋入的导电层上具有电可变层的衬底；

随着在所述掩模图案的导电部分和所述埋入的导电层之间施加电场，对所述电可变层进行构图；以及

针对通过所述电场的施加所产生的图案，选择性地处理所述衬底。

2.一种光刻制造的方法，包括：

形成导电掩模；

形成在埋入的导体层上具有电响应抗蚀剂层的衬底；

将所述导电掩模设置在所述衬底的电抗蚀剂层上；

在所述导电掩模和所述衬底的导体层之间施加电场以改变所述电响应抗蚀剂；

使所述导电掩模与所述衬底分离；以及

响应选择性地暴露在所述电场中的所述掩模图案，选择性地除去所述电响应抗蚀剂。

3.如权利要求2所述的方法：

其中随着暴露在所述电场中，在所述电响应抗蚀剂层内引起分子连接、键、相位或分子连接、键以及相位的任意组合的变化；以及

其中所述电响应抗蚀剂层选自主要由自组装分子、聚合物、单体、低聚物和无机材料所组成的抗蚀剂材料组。

4.如权利要求3所述的方法：

其中将所述电响应抗蚀剂层自组装到所述衬底的导电层上；以及

其中所述电响应自组装抗蚀剂层和所述埋入的导电层的组合选自主要由硫醇/Au、硅烷/SiO₂、碳酰基/Ti、胺/Pt所组成的基团/衬底组合的组。

5.如权利要求2所述的方法，其中所述导电掩模包括：

电极；

在所述电极表面上的绝缘体；以及

从所述电极延伸或连接到所述电极的多个导电区域。

6.如权利要求2所述的方法，其中制造所述导电掩模包括以下步骤：

在导电衬底上产生导电图案；以及

在所述导电衬底上，或在所述导电衬底和导电图案的组合上形成绝缘层。

7.如权利要求6所述的方法，其中所述光刻制造方法可以与特征尺寸小于或等于大约10纳米(10nm)的掩模图案一起使用。

8.如权利要求6所述的方法，还包括抛光所述绝缘层以暴露所述导电图案并使所述衬底的所述表面平坦。

9.如权利要求2所述的方法，其中根据包括以下步骤的方法制造所述导电掩模：

在具有导电层的衬底上形成导电图案；

在所述导电图案上沉积具有至少两种不同金属的多层晶格；

除去所述多层晶格的表面部分；以及

在其中使不同的金属发生有差别的变化的选择性工艺中，对所述多层晶格的表面进行处理。

10.如权利要求9所述的方法，其中在抛光步骤中除去所述多层晶格的所述表面部分。

11.如权利要求9所述的方法，其中所述多层晶格的所述处理包括氧化工艺，其对于氧化哪种金属是有选择性的。

12.如权利要求9所述的方法，其中所述多层晶格制造工艺可以产生小于1纳米(1nm)的分辨率。

13.如权利要求2所述的方法，其中所述电响应抗蚀剂层配置成响应所述电场而发生结构上的改变，从而在用于选择性地除去所述抗蚀剂的工艺期间，增加或减小溶解性。

14.如权利要求2所述的方法，其中所述电响应抗蚀剂层是其中在暴露在所述电场中的部分中产生分子连接、键或相位的变化从而在基于溶剂的去除工艺期间增加其溶解性的材料。

15.如权利要求2所述的方法，还包括处理所述衬底以将所述抗蚀剂层的图案转移到其它材料上。

16.如权利要求2所述的方法，还包括将所述导电掩模或所述衬底的所述埋入导体层或二者的组合分为可独立寻址的导电区，其中响应在所述可独立寻址的导电区之间的电场施加的图案来形成图案。

17.如权利要求2所述的方法，还包括：

将所述导电掩模分为第一组可独立寻址的平行导电带，并将所述埋入导体层分为在方向上垂直于所述第一组的第二组可独立寻址的平行导电带；

其中将所述电场施加在所述第一和第二组的可独立寻址的导电元件中的所选导电带之间，以选择所述抗蚀剂层的图案。