[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

半导体衬底；

形成在所述半导体衬底的表层部的MOS晶体管的漏·源区；

形成在所述半导体衬底的所述漏·源区之间的沟道区的表面上的栅绝缘膜；

形成在所述栅绝缘膜上的栅电极；

多个沟型元件隔离区，通过在所述半导体衬底的表层部中形成的多个沟的内壁上形成绝缘膜而形成并从沟道宽度方向的两侧夹置所述漏、源区之间的沟道区；以及

背栅电极导电体，被埋入在所述多个沟型元件隔离区中的至少一个沟型元件隔离区的所述沟内部，通过施加规定的电压而使所述MOS晶体管的所述沟道区以下的区域耗尽或对其进行电压控制。

2.如权利要求1所述的半导体器件，其特征在于，还包括连接到所述导电体上部的上部布线。

3.如权利要求2所述的半导体器件，其特征在于，所述上部布线延伸到所述MOS晶体管的周边区域上。

4.如权利要求1所述的半导体器件，其特征在于，所述MOS晶体管动态地存储将所述沟道区设定为第1电位的第1数据、和设定为第2电位的第2数据，所述第1数据通过在所述沟道区和所述漏区的结附近引起碰撞电离而被写入，所述第2数据通过在所述沟道区和所述漏区之间赋予正向偏置而被写入，其中所述沟道区通过与所述第1栅电极间的电容耦合被赋予规定的电位。

5.如权利要求1所述的半导体器件，其特征在于，在所述沟型元件隔离区的沟内壁上形成的绝缘膜比所述栅绝缘膜厚。

6.一种半导体器件，包括：

在支撑衬底上形成的绝缘膜上形成有硅层的SOI衬底；

形成在所述SOI衬底的表层部的MOS晶体管的漏·源区；

形成在所述半导体衬底的所述漏·源区间的沟道区的表面上的栅绝缘膜；

形成在所述栅绝缘膜上的栅电极；

多个沟型元件隔离区，通过在所述半导体衬底的表层部中形成的多个沟的内壁上形成绝缘膜而形成；

背栅电极导电体，被埋入在所述多个沟型元件隔离区中的至少一部分沟型元件隔离区的所述沟内部并通过施加规定的电压使所述MOS晶体管的所述沟道区以下的区域耗尽；以及

阱区，形成于所述SOI衬底的支撑衬底的表层部，与所述导电体的下面连接；

所述沟型元件隔离区的沟内壁上形成的所述绝缘膜一直形成到所述导电体的上表面上，覆盖所述阱区上表面。

7.如权利要求6的半导体器件，其特征在于，还包括连接到所述导电体上部的上部布线。

8.如权利要求7的半导体器件，其特征在于，所述上部布线延伸到所述MOS晶体管的周边区域上。

9.如权利要求6的半导体器件，其特征在于，所述MOS晶体管动态地存储将所述沟道区设定为第1电位的第1数据、和设定为第2电位的第2数据，所述第1数据通过在所述沟道区和所述漏区的结附近引起碰撞电离而被写入，所述第2数据通过在所述沟道区和所述漏区之间赋予正向偏置而被写入，其中所述沟道区通过与所述第1栅电极间的电容耦合被赋予规定的电位。

10.一种半导体器件，包括：

存储单元阵列，由在半导体衬底上形成的存储单元用的多个MOS晶体管的排列构成；

周边电路区域，形成在所述半导体衬底上；

多个沟型元件隔离区，通过在各个所述存储单元阵列及周边电路区域中所述半导体衬底的表层部形成的沟的内壁上形成绝缘膜而形成；以及

背栅电极导电体，被埋入在所述存储单元及周边电路区域的多个所述沟型元件隔离区中的至少一部分沟型元件隔离区的沟内部并通过施加规定的电压使所述MOS晶体管的所述沟道区以下的区域耗尽，或对其进行电压控制。

11.如权利要求10的半导体器件，其特征在于，所述存储单元阵列的多个沟型元件隔离区从沟道宽度方向的两侧夹置所述MOS晶体管的漏·源区之间的沟道区，

所述导电体被埋入形成于所述沟道宽度方向两侧的沟型元件隔离区的至少一个沟内部。

12.如权利要求10的半导体器件，其特征在于，在形成在所述存储单元阵列及周边电路区域的各自的所述沟型元件隔离区中，只在形成于所述存储单元阵列的沟型元件隔离区的沟内部埋入所述导电体。