[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，特别是防止由dv/dt过渡信号引起的误动作的功率器件的电平移位电路。

背景技术

图36表示先有的功率器件的电平移位电路90的结构。图36所示的结构已在特开平9-200017号公报中公开了。

在图36中，IGBT(绝缘删型双极性晶体管)等功率器件12和13推拉输出式连接在电源PS的正极与负极(接地电位GND)之间，构成半桥式功率器件。另外，续流二极管D1和D2分别逆向与功率器件12和13并联连接。并且，负载(电机等电感性负载)14与功率器件12和功率器件13的连接点N1连接。

在图36中，功率器件12是以与功率器件13的连接点N1的电位为基准电位而在该基准电位与电源PS供给的电源电位之间进行开关动作的器件，称为高电位侧功率器件。

另外，功率器件13是以接地电位为基准电位而在该基准电位与连接点N1的电位之间进行开关动作的器件，称为低电位侧功率器件。

因此，图36所示的电平移位电路90区分为高电位侧功率器件驱动电路HD和低电位侧功率器件驱动电路LD。

高电位侧功率器件HD具有在成为该驱动电路的电源的高电位侧电源10的正极与负极之间串联连接的NMOS晶体管24和25，是通过相辅地使NMOS晶体管24和25通/断而使功率器件12进行开关的电路。高电位侧电源10的负极与连接点N1连接。另外，将NMOS晶体管24和25的连接点的电压称为高电位侧输出电压HO。

另外，具有用于驱动NMOS晶体管24和25并应答从外部设置的电脑等供给的以接地电位为基准发生的脉冲状的输入信号S1的正和负的电平迁移而发生脉冲状的导通信号和截止信号的脉冲发生电路3。

脉冲发生电路3的2个输出与作为电平咬晶体管的高耐压N沟道型场效应晶体管(称为HNMOS晶体管)4和5的栅极连接。并且，导通信号供给HNMOS晶体管4的栅极，截止信号供给HNMOS晶体管5的栅极。

HNMOS晶体管4和5的漏极分别与电阻29和30的一端连接，同时，也与反相电路6和7的输入连接。

并且，反相电路6和7的输出与保护电路8的输入连接，保护电路8的输出与SR触发电路9的置位输入和复位输入连接。这里，保护电路8是用于防止SR触发电路9的误动作的滤波电路。由逻辑门构成。以下，有时也将保护电路8称为滤波电路8。SR触发电路9的Q输出与NMOS晶体管24的栅极连接，同时，也与反相电路23的输入连接，反相电路23的输出与NMOS晶体管25的栅极连接。

电阻29和30的另一端与NMOS晶体管24的漏极侧即高电位侧电源10的正极(将该电压称为高电位侧浮置电源绝对电压VB)连接。另外，NMOS晶体管24的源极即高电位侧电源10的负极(将该电压称为高电位侧浮置电源配置电压VS)与二极管21和22的阳极连接，二极管21和22的阴极分别与HNMOS晶体管4和5的漏极连接。

另外，低电位侧功率器件驱动电路LD具有在成为该驱动电路的电源的低电位侧电源11的正极(将该电压称为低电位侧固定电源电压VCC)与负极(接地电位)之间串联连接的NMOS晶体管27和28，是通过相辅地使NMOS晶体管27和28通/断而使功率器件13进行开关的电路。这里，将NMOS晶体管27和28的连接点的电压称为低电位侧输出电压LO，此处的电压变化成为控制信号S7，控制功率器件13。NMOS晶体管27由从外部供给的输入信号S0控制，NMOS晶体管28由反相电路26将输入信号S0反相后的信号控制。

下面，使用图37所示的时序图说明电平咬电路90的动作。

在图37中，应答从外部供给的脉冲状的输入信号S1的正和负的电平迁移，脉冲发生电路3顺序发生脉冲，作为导通信号S2和截止信号S3。

首先，作为导通信号S2，供给向“H(高电位)”迁移的脉冲信号。这时，截止信号S3是“L(低电位)”状态，由导通信号S2使HNMOS晶体管4导通。HNMOS晶体管5是截止状态。

这样，在与HNMOS晶体管4连接的电阻29上就发生电压降，“L”信号输入反相电路6。另一方面，在与HNMOS晶体管5连接的电阻30上不发生电压降，所以，“H”信号输入反相电路7。因此，反相电路6的输出信号S4成为向“H”迁移的脉冲信号，反相电路7的输出信号S5维持“L”状态。

并且，从接收反相电路6和7的输出信号S4和S5的保护电路8，作为输出信号S6，与反相电路6的输出信号S4对应地输出脉冲信号；作为输出信号S7，与反相电路7的输出信号S5对应地输出“L”信号。