[发明专利]半导体集成装置及电子机器

权利要求书

1.一种电流驱动构成差分对的第1和第2信号线的半导体集成装置，其特征在于：

包括与上述第1和第2信号线连接并在信号输出期间进行互斥电流驱动的第1和第2接点和在信号输出期间以外进行电流驱动的第3接点，

上述第3接点配置在上述第1和第2接点之间。

2.权利要求1记载的半导体集成装置，其特征在于：

包括连接在第1电源和给定的节点之间的电流源、在信号输出期间使上述节点与第1和第2接点中的任何一个接点电连接的第1和第2晶体管和在信号输出期间以外使上述节点与上述第3接点电连接的第3晶体管。

3.权利要求2记载的半导体集成装置，其特征在于：

当上述第1和第2信号线的终端阻抗是给定的阻抗Z0时，

包括连接在与上述第1晶体管和上述第1接点连接的第1发送信号线和第2电源之间且具有和阻抗Z0大致相等的阻抗的第1负载元件以及连接在与上述第2晶体管和上述第2接点连接的第2发送信号线和第2电源之间且具有和阻抗Z0大致相等的阻抗的第2负载元件，

上述第1晶体管插在上述节点和上述第1接点之间，在导通时具有和阻抗Z0/2大致相等的阻抗，

上述第2晶体管插在上述节点和上述第2接点之间，在导通时具有和阻抗Z0/2大致相等的阻抗，

上述第3晶体管插在上述节点和上述第3接点之间，在导通时具有和阻抗Z0大致相等的阻抗。

4.权利要求3记载的半导体集成装置，其特征在于：

包括连接在上述第3晶体管和上述第3接点之间且具有和阻抗Z0/2大致相同的阻抗的第3负载元件，

上述第3晶体管导通时具有和阻抗Z0/2大致相同的阻抗。

5.权利要求3记载的半导体集成装置，其特征在于：

上述第3晶体管导通时具有和阻抗Z0/2大致相等的阻抗，

上述第3接点在外部用和阻抗Z0/2大致相等的阻抗作为其终端阻抗。

6.权利要求3记载的半导体集成装置，其特征在于：

包括连接在与上述第3晶体管和上述第3接点连接的第3发送信号线和第2电源之间且具有和阻抗Z0大致相同的阻抗的第4负载元件，

上述第3晶体管导通时具有和阻抗Z0/2大致相同的阻抗，

上述第3接点在外部用和阻抗Z0大致相等的阻抗作为其终端阻抗。

7.权利要求3记载的半导体集成装置，其特征在于：

包括插在上述第3晶体管和第2电源之间且具有和阻抗Z0/2大致相等的阻抗的第5负载元件，

上述第3晶体管导通时具有和阻抗Z0/2大致相同的阻抗，

省略上述第3接点。

8.权利要求2记载的半导体集成装置，其特征在于：

上述1至3中的至少一个晶体管为n型MOS晶体管。

9.权利要求2记载的半导体集成装置，其特征在于：

包含与上述第1接点连接的上述第1晶体管的第1单元和与上述第2接点连接的上述第2晶体管的第2单元配置成使与第1和第2接点连接的导线和晶体管的寄生负载大致相等，

上述电流源与上述第1和第2单元相邻。

10.权利要求4记载的半导体集成装置，其特征在于：

上述第3负载元件配置在包含与上述第1接点连接的上述第1晶体管的第1单元和包含与上述第2接点连接的上述第2晶体管的第2单元之间。

11.权利要求6记载的半导体集成装置，其特征在于：

上述第4负载配置在包含与上述第1接点连接的上述第1晶体管的第1单元和包含与上述第2接点连接的上述第2晶体管的第2单元之间。

12.权利要求7记载的半导体集成装置，其特征在于：

上述第5负载配置在包含与上述第1接点连接的上述第1晶体管的第1单元和包含与上述第2接点连接的上述第2晶体管的第2单元之间。

13.权利要求1记载的半导体集成装置，其特征在于：

上述第1至第3接点配置在与被连接的压焊线的长度之差较小的位置上。

14.权利要求2记载的半导体集成装置，其特征在于：

经构成差分对的第1和第2信号线发送的信号是USB标准规定的信号。

15.一种电子机器，其特征在于：

包含权利要求1～14中的任何一项记载的的半导体集成装置和对经上述半导体集成装置及总线传送的数据进行输出处理、取入处理或存储处理的装置。