[发明专利]性能约束条件下编码数据块尺寸最佳化的方法

说明书

                           发明的领域

本发明涉及使得要进行迭代译码的编码数据块的尺寸最佳化的方法，诸如在快速译码器(turbodecoder)或快速均衡器(turboequaliser)中实施的方法。该方法特别可应用于所谓的第三代电信系统。

                           发明的背景

快速码(turbocode)的概念是由C.Berrou，A.Glavieux和P.Thitimajshima在他们的论文“Near Shannon Limit Error-Correcting Coding and Decoding：Turbo-codes(接近香农极限的纠错编码和译码：快速码)”，ICC-1993，Conference Proceedings，pp.1064-1070中引入的，正如已知的，它已获得了许多发展。

我们记得，快速编码是由交织步骤分开的基本码的级联产生的。这些基本码可以具有不同的类型：用于卷积快速码的递归系统码(表示为RSC)或用于块快速码的块码(RS，BCH)。后者是由R.Pyndiah，P.Combelles和P.Adde在题目为“A very low complexity block tubodecoder for product codes(用于乘积码的非常低复杂性的块快速码译码器)”，pubeished in Proc.Of IEEE Globecom.，pp.101-105的论文中描述的。已经设想了不同类型的级联，诸如并行级联，在其中相同的信息在被交织后由每个编码器分开地编码，以及串行级联，其中将每个编码器的输出在被以后的编码器编码以前进行交织。详细的说明，对于并行级联，可以参考上述的、Berrou等的文章，而对于串行级联，可以参考S.Benedetto，G.Montorsi，D.Divsalar，和F.Pollara的文章，“Serial concatenation of interleavedcodes：Performance analysis，design and iterative decoding(交织码的串行级联：性能分析，设计和迭代译码)”，JPL TDA Progr.Rep.，Vol.42-126，Aug.1996。

快速码的译码传统上借助于迭代过程(也称为快速译码)来实施，包含一系列基本译码操作，每个基本译码操作接收加权的输入值和提供加权的输出值，分别关系到相应的基本编码操作的输入，以及对于串行快速码，关系到相应的基本编码操作的输出。这些加权的输入和输出值代表在相应的基本编码器的输入端和输出端(对于串行快速码)处的二进制和M进制的概率。去交织和交织操作作为在编码时执行的交织操作的功能而发生，并使得每个基本译码操作能够以与相应的编码操作的输入端处的相同次序考虑该数据。

图1a示意地显示快速编码器的例子。所显示的快速编码器是二维并行快速编码器。具有数据块形式的信息x被第一基本编码器110编码，以便提供第一输出值y₁，以及在由交织器116交织后，被第二基本编码器120编码，以便提供第二输出值y₂。系统信息在被信道交织器140交织之前，在130中与编码的信息y₁和y₂相乘。