[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及可以减小电极或布线层间的寄生电容的半导体器件及其制造方法。

背景技术

随着半导体器件的大规模高集成化，最小加工尺寸就要达到0.1微米之小，由曝光技术实现的最小图形形成就变得日益困难起来。为此鉴于图形形成的困难性，人们就正在摸索仅仅用简单的矩形图形形成器件而不使用以往一直使用的斜图形或复杂的图形来形成器件的技术。

对于可以用简单的矩形图形形成的现有的半导体器件，用图68(a)进行说明。图68(a)给出了现有半导体器件构造的代表性层的平面布局图。

在硅衬底的主表面上边，把由器件隔离膜划分开来的长方形器件区域302配置成交互错开网格状(图中，点划线的区域)。在已形成了器件隔离膜的硅衬底上边，形成在纸面纵方向上延伸的多条字线304。每个器件区域302上各有2条字线304延伸。此外，在字线304两侧的器件区域上，分别形成源/漏扩散层。在字线304的侧壁上，形成侧壁绝缘膜306。在字线304间的区域内埋入连接到源/漏扩散层上的接触栓塞308、310。已埋入到各个器件区域302的中央部分内的接触栓塞308，被形成为在字线304延伸的方向上延伸，并乘坐在器件隔离膜上边。已埋入到各个器件区域302的两端部分上的接触栓塞310，仅仅在器件区域302上边形成。在已形成了字线304和接触栓塞308、310的硅衬底上边间隔把它们覆盖起来的绝缘膜形成连接到接触栓塞308上的位线312和间隔把它们覆盖起来的绝缘膜形成连接到接触栓塞310上的电容器(未画出来)。

这样一来，就可以仅仅用矩形图形构成由一个晶体管、一个电容器构成的DRAM型的半导体器件。

发明内容

但是，在图68(a)所示的现有的半导体器件中，出于用简单的矩形图形描画器件区域302、字线304、位线312等的关系，通过被形成为在字线的延伸方向上延伸的接触栓塞308把位线312和源/漏扩散层连接起来。此外，出于通过自对准地在字线304的侧壁上形成要埋入接触栓塞308、310的接触孔等的目的，在字线304的侧壁上，形成由硅氮化膜等构成的侧壁绝缘膜306。为此，通过侧壁绝缘膜306使在字线304的延伸方向上延伸的长的接触栓塞308和字线304进行电容耦合(图中斜线部分)，结果变成为将增加字线304与位线312之间的寄生电容。

此外，在通过自对准，在位线312上形成存储电极用的接触孔的情况下，由于在位线312的侧壁上也形成硅氮化膜等的侧壁绝缘膜314，故结果还变成为增加位线312与存储电极之间的寄生电容。

为此，在现有的半导体器件中，如图68(a)所示，希望减小字线304间的寄生电容、位线312间的寄生电容、字线304与位线312之间的寄生电容、字线304与栓塞308、310之间的寄生电容和位线312与存储电极之间的寄生电容。

此外，在不仅具有仅仅用矩形图形描画的图形的DRAM，也具有使用其它图形的DRAM、SRAM以及其它的存储器件、逻辑器件等的其它的器件中，也希望减小布线层间的寄生电容。

本发明的目的在于提供可以减小电极或布线层间的寄生电容的半导体器件及其制造方法。

上述目的，可以用其特征如下的半导体器件实现。该特征为具有：在半导体衬底上边形成的第1绝缘膜；在上述第1绝缘膜上边形成且具有开口部分的第2绝缘膜；至少在上述开口部分内形成的导电体；在上述第1绝缘膜中形成具有与开口部分的形状对应的周缘部分的形状的空洞。

此外，上述目的也可以用其特征如下的半导体器件的制造方法实现。该特征为具有：在半导体衬底上边形成第1绝缘膜的工序；在上述第1绝缘膜上边形成具有与上述第1绝缘膜不同的刻蚀特性的第2绝缘膜的工序；在上述第2绝缘膜上形成至少达到上述第1绝缘膜上的开口部分的工序；至少在上述开口部分内形成与上述第2绝缘膜接连的导电体的工序；从上述第2绝缘膜与上述导电体之间的界面渗进刻蚀液对上述第1绝缘膜进行刻蚀，在上述第2绝缘膜的下部形成空洞的工序。

附图说明

图1的平面图示出了本发明的实施例1的半导体器件的构造。

图2的概略剖面图示出了本发明的实施例1的半导体器件的构造。

图3的斜视图示出了本发明的实施例1的半导体器件的构造。

图4的平面图示出了半导体芯片上边的单元阵列的配置的一个例子。

图5的概略剖面图示出了单位单元阵列间的半导体器件的构造。

图6的工序剖面图示出了本发明的实施例1的半导体器件的制造方法(其1)。