[发明专利]多功能串行输入/输出电路有效

专利信息
申请号: 02105136.4 申请日: 2002-02-21
公开(公告)号: CN1383154A 公开(公告)日: 2002-12-04
发明(设计)人: F·A·佩尔纳 申请(专利权)人: 惠普公司
主分类号: G11C11/15 分类号: G11C11/15;G11C7/10;G11C7/24
代理公司: 中国专利代理(香港)有限公司 代理人: 杨凯,王忠忠
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 多功能 串行 输入 输出 电路
【权利要求书】:

1.一种随机存取存储装置(8),它包括:

存储单元(12)的阵列;

多个驱动器(20),每个驱动器(20)对应于所述存储单元(12)的一个片段;

多个读出放大器(22),每个读出放大器(22)对应于所述存储单元(12)的一个片段;以及

多个I/O电路(24),每个I/O电路(24)对应于所述存储单元(12)的一个片段,每个I/O电路(24)包括具有第一输出端和耦合到所述对应的读出放大器(22)的输出端的第一输入端的第一寄存器(112)、具有耦合到所述第一输出端的第二输入端的第二寄存器(114)、以及具有耦合到所述第一输出端的第三输入端的第三寄存器(116),所述第三寄存器(116)具有耦合到所述对应的驱动器(20)的输入端的第三输出端。

2.如权利要求1所述的装置,其特征在于,所述I/O电路(24)具有连接到扫描链中的串行输入端(Sin)和输出端(Sout)。

3.如权利要求2所述的装置,其特征在于,每个I/O电路(24)还包括在所述第二寄存器(114)的输出端与所述串行输出端(Sout)之间的反相器(132),通过该反相器,所述扫描链中每隔一个I/O电路(24)存储反相的值。

4.如权利要求1所述的装置,其特征在于,每个I/O电路(24)还包括逻辑门(136),用于把来自所述对应的读出放大器(22)的数据与存储在所述第三寄存器(116)中的数据相比较,所述逻辑门(136)的输出端通过布线(138)连接成“或”(OR)标记(140)。

5.如权利要求1所述的装置,其特征在于还包括用于产生I/O电路的全局控制信号的控制器(26)。

6.如权利要求5所述的装置,其特征在于,每个I/O电路(24)包括用于将所述第一输出端与所述第二输入端耦合的第一传输门(120)、以及用于将所述第一输出端与所述第三输入端耦合的第二传输门(122),所述控制信号使所述第一传输门(120)在第一工作方式期间、将所述第一寄存器(112)的输出移位到所述第二寄存器(114)中,使所述第二传输门(122)在第二工作方式期间、将所述第一寄存器(112)的所述输出移位到所述第三寄存器(116)中,以及使所述第二传输门(122)在第三工作方式期间、隔离所述第三寄存器(116)。

7.如权利要求5所述的装置,其特征在于,每个I/O电路(24)还包括响应所述控制器、用来直接对所述第三寄存器写入的装置(128,130)。

8.如权利要求1所述的装置,其特征在于,所述读出放大器(22)执行破坏性读操作。

9.如权利要求1所述的装置,其特征在于,所述装置(8)是一种磁随机存取存储器(MRAM)装置。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于惠普公司,未经惠普公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/02105136.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top