[发明专利]调节数据发生器的判定阈值和采样脉冲相位的方法及装置

说明书

技术领域

本发明涉及一种通过分析差错校正信号来调节二进制信号数据发生器的判定阈值和/或采样脉冲信号相位的方法。

背景技术

已知有很多如下的电路，其中根据一些从接收信号获得的判据来校正数据发生器的判定阈值和采样脉冲相位。此外还有其它类别的数据发生器，它们通过冗余的二进制信号并利用差错识别/差错校正来控制所述的判定阈值和相位。

从公开文献DE 197 17 642 A1中可获悉一种方法，其中借助控制器来变化所述的判定阈值和相位，直到出错率达到最小。在该方法中，所述的相位和阈值一直在最佳值附近摆动。

专利US 4,360,926公开过一种数字PLL(调相器)，其中不但在接收信号和采样脉冲之间进行相位比较，而且还使用了检错器的附加信息来进行最优化。

发明内容

因此本发明的任务在于提供一种用于优化判定阈值和/或采样脉冲相位的方法。此外还提供了一种合适的装置。

该任务由独立权利要求来解决。

可以通过使用校正信号并结合考虑所述二进制信号的逻辑状态来调节判定阈值或采样相位，或者调节它们两者。

该方法的优点在于，即便在比特出错率较高的情况下也能工作。

为调节判定阈值，使用了被校正的比特1(也就是说把该被校正的比特变为二进制0)的数目和被校正的比特0(在此被校正为二进制1)的数目之间的差值。也可以求出被校正的比特1与比特0的商(或相反)。在代码不均衡的情况下，可以考虑二进制1与二进制0的关系。

所述的校正信号同样被用来调节采样脉冲的相位。为此，检验在两个不同的(被校正的)二进制状态之间的切换点之前或之后的校正数目是否更多一些。

相应的装置是纯粹数字式地实现的，使得可以避免象传统脉冲发生器中那样由温度依赖性或老化所带来的问题。

优选地，也可以监视校正的频度，在传输条件相同的情况下该频度体现了调节器的工作方式。在最佳采样的情况下，校正的频度是信号质量的一种判据，该判据还被用来控制调节装置的时间常数。

优选地，也可以限制所述判定阈值的变化宽度，以便总是可以确保工作能力。

本发明的方法也可以与常规的模拟方法结合起来，在这些常规方法中，为校正相位而将接收信号与采样脉冲信号进行比较。

附图说明

下面借助实施例来详细讲述本发明。图中：

图1示出了数据发生器的电路原理图，

图2示出了用于调节判定阈值的时间图，以及

图3示出了用于调节采样脉冲相位的时间图。

具体实施方式

在图1中示出了本发明的数据发生器1-6。信号BS被输入到判定级1，并与一个比较值、也即判定阈值TH进行比较。所述判定级1的二进制输出信号被输入到采样触发级2的数据输入端D，在理想情况下，其数据比特总是在比特中心利用采样脉冲信号TS进行采样(存储)，所述的采样脉冲信号是由脉冲发生器3(譬如调相环PLL)的未示出的可控振荡器(VCO)产生的。所述的二进制信号从采样触发级2的数据输出端达到差错校正装置(FEC)4，并由该差错校正装置在其数据输出端上输出一个被校正的二进制信号CBS。

差错校正装置4根据冗余信息来识别所述二进制信号的哪些二进制信号被干扰，并通过倒置来校正它。在此，把所述的校正信号与尚未校正的比特的二进制状态组合起来(与被校正的比特的状态进行逻辑连接也是等价的)，并作为校正信号K1或K0输出。K1意味着以二进制状态“1”存储于采样触发级2中的比特被校正为二进制状态“0”；K0意味着二进制状态“0”被校正为二进制状态“1”。由判定阈值调节器5在K1校正信号总数与K0校正信号总数之间构成差值∑K1-∑K0，并相应地偏移判定级1的阈值TH。测试间隔可以与比特出错率进行匹配；也可以进行计数直到一确定数量的校正过程，或结合该两种方法。

在图2中，以时间t的函数形式用实线绘出了未受干扰的二进制信号BS的幅值A的时间曲线，并且在接收侧在时间点T₀、T₁、T₂、…对所述的信号进行采样。然而，判定阈值(采样阈值)TH并不是位于其理想值TH₀(划线)处，而是更低。此时，理想的信号BS还可以被正确地采样。但如果此时增添了信号失真，那么在干扰信号情况下-如划线所示，很可能把二进制“0”篡改为二进制“1”，这又通过校正过程K1被重新变回。如果校正信号K1超过可能性更小的校正信号K0，那么必须沿着最佳阈值S0的方向偏移所述的判定阈值TH，也即朝较高的值偏移。在二进制“1”为具有高电平的前提下，适合于如下判定阈值TH：