[发明专利]为优化测试技术和冗余技术而形成的半导体存储器件

权利要求书

1.一种半导体存储器件，其中在单元阵列部件中的多个元件同时启用的场合，如果所述多个元件中至少有一个是有缺陷的，则只是缺陷元件由行冗余元件替换以补偿缺陷，其构成包括：

阵列控制电路，根据确定行冗余替换操作是否执行的信号通过禁止接收字线状态信号来中断缺陷元件的操作，其中

字线状态信号经单信号线输入到单元阵列部件中的多个存储块中。

2.一种半导体存储器件，其中在单元阵列部件中的多个(2ⁿ：n是自然数)元件同时启用的场合，如果所述多个元件中至少有一个是有缺陷的，则只是缺陷元件由行冗余元件替换以补偿缺陷，其构成包括：

n个信号线，当同时启用的元件中的任何一个被发现其有缺陷并应该由行冗余元件替换时传输代表该元件的数据信号，以及

阵列控制电路，该阵列控制电路配置成为用来对经所述n个信号线传输的信号进行本地译码并把在多个元件中选择的元件设置为禁止态。

3.一种半导体存储器件，其中在单元阵列部件中的多个(2ⁿ：n是自然数)元件同时启用的场合，如果所述多个元件中至少有一个是有缺陷的，则只是缺陷元件由行冗余元件替换以补偿缺陷，其构成包括：

传输指示多个元件的启用和停用的字线状态信号的第一信号线，

传输指示出现缺陷元件被行冗余元件替换的冗余替换现象的第二信号线，

n个第三信号线，如果有待同时启用的多个元件中至少有一个是有缺陷的，则在由行冗余元件替换缺陷元件时，传输具有指示多个元件中的哪一个被替换的地址信息的信号，以及

阵列控制电路，该阵列控制电路配置成为用来对经n个第三信号线传输的信号为每个存储块进行译码，

其中如果多个元件中至少有一个是有缺陷的，则行冗余元件设置为启用态，而缺陷元件设置为停用态并利用所述阵列控制电路由行冗余元件所替换。

4.如权利要求3中的半导体存储器件，其中所述第一至第三信号线是由存储单元阵列的多个存储块共用的。

5.如权利要求3中的半导体存储器件，其构成还包括用于冗余元件的存储块或备用存储块。

6.一种半导体存储器件，其中在单元阵列部件中的多个元件同时启用的场合，如果所述多个元件中至少有一个是有缺陷的，则只是缺陷元件由行冗余元件替换以补偿缺陷，其构成包括：

配置成为在不同时间顺序启用多个字线的操作模式中保持地址数据和冗余数据的锁存电路，从而选择字线。

7.如权利要求6中的半导体存储器件，其中所述锁存电路在冗余元件被选择时连续地保持地址信息和冗余信息，同时字线保持启用态。

8.如权利要求6中的半导体存储器件，其中用于均衡位线的定时当多个字线同时预充电时被移位。

9.如权利要求6中的半导体存储器件，其中单元阵列部件包含多个存储块，并且在共用读出放大器的存储块之中同时选择M个字线(M＝2，3，4，5，...)。

10.如权利要求6中的半导体存储器件，其中锁存电路的输出控制两个邻接的存储块。

11.一种半导体存储器件，其中在单元阵列部件中的多个元件同时启用的场合，如果所述多个元件中至少有一个是有缺陷的，则只是缺陷元件由行冗余元件替换以补偿缺陷，其构成包括：

阵列控制电路，如果多个元件中至少有一个是有缺陷的，设置行冗余元件为启用态，设置缺陷元件为停用态并由行冗余元件替换该缺陷元件，

所述阵列控制电路包括：

第一锁存电路，配置成为如果在不同时间顺序启用多个字线的操作模式下接收到阵列控制电路状态信号，则保持现在状态一直到接收到预充电命令，从而启用所述字线，

配置成为保持读出放大器的启用/停用态的第二锁存电路，

第三锁存电路，该第三锁存电路配置成为在不同时间顺序启用多个字线的操作模式下保持字线启用信号，从而在启用所述字线，以及

配置成为保持用来控制行译码器状态的信号的第四锁存电路。

12.如权利要求11中的半导体存储器件，其中单元阵列部件包含多个存储块并且对每个存储块都提供所述阵列控制电路。

13.如权利要求11中的半导体存储器件，其中用于均衡位线的定时当多个字线同时预充电时被移位。