[发明专利]具有可变输出频率的PLL电路

说明书

技术领域

本发明涉及具有可变输出频率的锁相环(PLL)电路，具体地说，涉及这种PLL电路的改进，使具有可以调节的输出频率。

背景技术

PLL电路用于各种设备，用于产生本机振荡频率。PLL电路的尺寸应该较小，并且通过比如减少它的电子元件数目，而使制造成本较低，旨在将PLL电路置于移动电话或GPS接收器内，它们都要求重量较轻以及尺寸较小。

图1表示普通的PLL电路，它包括VCO41、以数目N分频VCO41之输出信号从而输出N-分频信号的N-分频器47、基准频率振荡器46、以数目R分频所述基准频率从而输出R-分频信号的R-分频器45、用于储存数目N的寄存器48、用于储存数目R的寄存器49、用于比较N-分频信号相位和R-分频信号相位的相位比较器44、用于接收相位比较器44之比较结果的电荷泵43，以及环路滤波器(低通滤波器)42，用于使电荷泵43输出中的低频成分通过，以产生对VCO41的控制电压。因此，在所述PLL电路中形成一个负反馈环路。

来自环路滤波器42的控制信号实际上是N-分频器47输出相位与R-分频器45输出相位之间差值的积分信号。在比如移动电话中的调制或解调过程中，VCO41的输出频率被用作本机振荡频率信号。

用于对来自N-分频器47中的VCO41的输出分频的数目N被储存在寄存器48中，所述寄存器48从安置在PLL电路外面的CPU接收所述数目N。

通常将温度补偿晶体振荡器(TCXO)用作所述的基准频率振荡器46。用于对R-分频器45中的基准频率分频的数目R被储存在寄存器49中，所述寄存器49从外部CPU接收所述数目N。在选通信号的定时时刻，将数目N和R送至PLL电路。

PLL电路的负反馈环路使它的输出振荡频率锁定在一个由基准频率与数目N和R所定义的特定频率下。具体地说，VCO41的输出振荡频率f_VCO由基准频率f_tCXO与数目N和R的函数表示如下：

f_VCO＝N×f_tCXO/R                                      (1)

一般地说，有如上述者，除了VCO41和基准频率振荡器46之外，可将所述PLL电路的各电子组件集成在一个单个的LSI或者LSI的“船”中。基准频率振荡器46不以LSI的形式被集成的原因在于，不能将晶体振荡器设置于LSI中，而且没有晶体振荡器就不能制造出具有温度补偿输出频率的精确频率振荡器。

现有技术中不以LSI形式集成VCO41的原因是，VCO的输出频率会因周围温度的波动及其各个元件特性的变化和消减，以及为补偿所述温度特性而调节LSI中的输出频率等而明显地波动，因而难于实现精确的振荡频率。因此，通常将VCO41安置在专用的插件中，在安装之前调节它，以产生一个精确的频率范围，并且具有适宜的温度特性，然后再将它作为被置于LSI外部的专用元件被安装在PLL电路中。

当前，有一些以LSI形式安装VCO的建议。比如，IEEE RadioFrequency Integrated Circuits Symposium文集第65-68页的J.M.Mourant，J.Imboronen和Teksbury的题为“A Low Phase Noise Monolithic VCO inSiGe BiCMOS”论文叙述了图2所示的VCO。图3示出图2VCO的简化等效电路图。应予说明的是，图3只示出图2等效电路的一端，具有LSI中一般所用的典型差分振荡器的结构。

图2所示的差分振荡器包括多对pMOS晶体管M00和M10，M01和M11，M02和M12以及M03和M13，其中每对pMOS晶体管的源极和漏极连在一起，形成串联的MOS电容器对。将控制电压CONT0、CONT1、CONT2或CONT3加到每一对晶体管的公共源极和漏极上，以改变每个MOS电容器的电容值，从而形成可变电容器。图3中由参考符号C0、C1、C2和C3表示这些可变电容器。

一对二极管D04和D14的阴极与各个pMOS晶体管的栅极相连，阳极连在一起。将电位比VCC低的调谐电压信号TUNE加给二极管D04和D14的阳极，使二极管D04和D14反向偏置，从而形成另一对具有可变电容的电容器，由图3中的参考符号C4表示。