[发明专利]微处理器设备和操作微处理器设备的方法

说明书

本发明涉及一种微处理器设备，带有一个处理单元和一个连到处理单元的存储器以便执行读或写的接入操作。

本发明也涉及一种用于操作带有这样一种存储器的微处理器设备的方法。

微处理器需要一个存储器以便以永久的或挥发性的方式存储要处理的数据或程序。在程序执行期间，该微处理器访问该存储器以便装载当前所需的程序部分或数据。微处理器被特别应用在安全性要求高的系统中，例如在芯片卡中。其中将该微处理器特别用于将数据业务加密或执行对芯片卡的所有者的安全性至关重要的其他应用。在此，将对安全性要求高的数据和程序存储在微处理器的挥发性的和非挥发性的存储器单元中。为了防止这种信息未被授权地监测和显示，将这些数据以加密形式存储。加密方法是相当复杂的，需要在硬件方面有相应数量的支出，并且在对这些存储器读和写访问操作期间需要相应数量的计算时间。

因此将在特定的时间被微处理器的中央处理和控制单元(CPU)处理的数据缓存在可以非常快速地响应的其他存储器中。一方面，提供一种超高速存储器，在其中将从较慢的加密的存储器读出或写入的数据缓存。另一方面，提供寄存器，在其中将在特定的时间上要被处理的数据值或运行设置缓存。

因为当对超高速存储器或寄存器之一有访问请求时，信息被尽可能快地在下一个操作周期内提供，以前一直未考虑对缓存信息的加密。如果要将通常的加密方法用于对超高速存储器或寄存器内容的加密，响应时间将是太长了。由于这种理由，到目前为止，数据一直以普通的文本形式缓存在超高速存储器和处理器的工作存储器中。这是一个问题，即通过适当的测量方法，数据可被未授权地监测。

本发明的目的是给出一种微处理器设备，更好地防止所存储的数据被非授权监测。

本发明的另一个目的是给出一种用于操作带有存储器的处理器设备的方法。

说到设备，藉助于一种微处理器设备达到了这个目的，该设备包括：一个处理单元，一个连到该处理单元的存储器，用于执行读或写的访问操作；一个密码单元，用于对写入或读入存储器的数据值加密和解密；用于提供可变密钥的装置，可以用这样一种方式来控制该装置，即如果不再有任何要读出的数据值包含在存储器中，将该密钥变更。

说到方法，藉助于一种用于操作微处理器设备的方法达到了这个目的，该设备包括一个处理单元和一个加到处理单元的存储器，用于执行读或写访问操作，在其中，当存储器被微处理器装置访问时，依据一种密钥将数据值加密或解密，如果不再有任何要读出的数据值包含在存储器中，则将该密钥变更。

在依据本发明的一种微处理器设备中，与已知的微处理器设备相对比，一个密码单元被另外插入到通往连到处理单元的存储器，例如超高速存储器或寄存器的访问路径中。用于操作加密和解密的密钥是改变的。可以利用相同的密钥实施读入和出存储器，只有如果不再有任何要读出的数据值包含在存储器中时，将该密钥变更。因为改变密钥，该加密方法本身可以是比较容易。数据以非挥发性方式存入存储器中，使得即使在电源电压被断开以后，不再有任何有用的信息存在，对读出的反覆尝试也是不成功的。在操作期间，密钥变更发生以前非授权监测密钥的可用时间很短。总起来说，可变的密钥与简单的加密方法的组合对监测的企图提供了足够高的防卫。

本发明特别适合于与其他的，较慢的存储器连用，在该存储器中数据被用一种硬的复杂的加密。数据被缓存在依据本发明连线的存储器中，以便将它快速地提供给处理器的中央处理单元。而且这种硬加密的存储器可以是非挥发性存储器，如ROM，或E²PROM或挥发性RAM，在通常的处理结构中，CPU通过总线访问这些存储器。考虑到这点，该超高速存储器被安置在总线和CPU之间。当将本发明应用到寄存器组时，寄存器组被按通常的方式直接连到CPU。该超高速存储器的特征在于，当存在对外部的，也就是只可通过总线存取的存储器的访问请求时，首先检查是否数据值包含在其中。如果数据值被包含在其中，就从超高速存储器输出到处理器，而不是从外部存储器输出到处理器，如果所要求的数据字并不包含在该超高速存储器中，则首先对该超高速存储器重新装入数据值和这种数据值的适当环境，并将所要求的数据值输出到CPU。为此目的，该超高速存储器包含一个存储器区，以便能够检测所要求的数据值的存在。该存储器单元区的存储器单元是静态的或动态的存储器单元。寄存器组的特征在于，包含许多可被CPU直接寻址的寄存器。这些寄存器提供，例如，要在CPU中处理的用于逻辑运算或状态的操作数和配置设置值。将这些寄存器单元实施为双稳态触发器。