[发明专利]PLL－调谐系统

说明书

本发明涉及一个时间分立PLL-调谐系统，包括一个相位检波器和用于将其频率(f_VCO)调谐到等于N/M倍参考频率(f_REF)的频率的压控振荡器(VCO)，M是表示频率步进量的系数，按此将分配发射机/接收机频道距离，而N表示频率步进量，按此分配振荡器频率。

这样的一种调谐系统一般是已知的，并且应用在无线电电视，移动电话等之中。在该相位检波器中，将检测具有预定频率步进(f_STEP)的输入信号的相位和从VCO输出信号导出的用系数N分配其频率的信号的相位之间的差，经滤波反馈到VCO中。当频率步进(f_STEP)等于用系数M分频的一个参考频率(_fREF)时，该VCO频率被调谐到N/M倍所说参考频率，即被调谐到频率(N/M)^*f_REF。参考频率可以由一个晶体振荡器产生。

在一方面该调谐振荡器的频率精度以及在另一方面转换不同频率之间的振荡器的转换速度将受到限制乃是因为该控制环路的低取样率锁定调谐振荡频率到正比于固定参考频率的一个频率。取样率或取样频率的最佳选择是谐振荡器的频率步进f_STEP，在通信系统中，频率步进通常是频道距离的(1/M)，即f_STEP＝(1/M)^*f_REF。实际上，在这种情况下，实际上该调谐系统的带宽将约为f_STEP/10(而不是理论奈奎斯特(Niquist)准则f_STEP/2)。对于高的精度，频率步进，而因此该取样频率可能是低的，这种要求导至取样控制系统的小的带宽。然而，该小的带宽，依次将导至不同频道间的低的转换速度。从一个频道到另一频道的转换时间将约为1/f_STEP；准确值取决于步进大小和精度。此外，由于控制环路的这种取样机制，在调谐期间，频率等于该频率步进(f_STEP＝f_REF/M)的寄生元件通常将存在于该控制环路中。这意味着将以这样一种推理来得到频调VCO信号，即信号将从一个发射机接收，该发射机在偏离VCO频率一个频率距离f_STEP上的相邻频道中进行发射，为保持寄生信号足够低，必需使用强环路滤波。但是，这样一个环路滤波将导至小带宽的控制系统并由此降低转换速度。

进而由AmrN.Hafez和M.I.E/masry在IEEE 1999 CustomIntegrated Circuits Conference(常规集成电路会议)发表的文章，基于双(嵌套的)FLL/PLL体系结构描述了具有上述PLL的一个宽带调谐系统。这里，包括集成在该PLL中的一个频率-电压反馈环路的FLL(频锁环路)具有大的带宽，高的参考频率和低的精度，而该PLL具有小的带宽，低的参考频率和高的精度。按此方式将分开小步进尺度/高精度的功能和大环路带宽功能。然而，由于这种分开将引入关于从一个频道快速转换到另一频道的缺陷，这是因为准确的频率是仅由低的PLL控制的。当VCO频率调谐到该频率步进(在所说文章中表示为参考频率)时，该PLL提供了对相位噪声的压制。在该文章中所示的PLL乃是基于相对高频工作是关键的频率-电压转换器。为应用这种电路，FLL的时钟频率(寄生的)不得不通过与该VCO的高频相比较的分频器来降低。这意味着并不能充分展现该FLL的基本优点。

本发明的目的在于提供一种时间分立的PPL调谐系统，其中上述调谐系统的缺陷将不再出现，并且调谐系统准确以及具有高的转换速度转换两个不同频率之间的振荡器。

因此，按本发明，时间分立PLL调谐系统的特征在于相位检波器的取样频率基本上等于参考频率(f_REF)。在一般已知的PLL调谐系统中如以上所述其取样频率等于f_STEP；按本发明，该取样频率为M^*f_STEP。这意味着寄生分量具有一个M^*f_STEP频率，可以选择远超过目前相邻发射机/接收机频道的范围，使得能得到一个宽频调谐系统和由此得到快速的转换速度，同时频率步进仍能是一个低值，由此导至高的调谐精度。按本发明的PLL调谐系统的带宽约为f_REF/10，是比普通已知PLL调谐系统带宽宽的一个系数f_REF/f_STEP＝M。