[发明专利]深亚微米互补型金属氧化半导体的交指形状多层电容器结构

说明书

本发明涉及在金属氧化物-半导体(MOS)中的电容器结构，和特别地，涉及深亚微米CMOS(互补型金属氧化半导体)的交指形状多层(IM)电容器结构，该电容器结构通过穿越多个层面中的导线互相连接以构造一个平行阵列的垂直电容器板来形成，和以交替方式互相连接这些板到那相对节点以便板有交替的电极性。

用于深亚微米CMOS的传统电容器结构典型地为用一薄电介质层分开的二个平坦的平行板结构。板由数层导电材料形成，例如金属或多晶硅。电容器结构通常被一个在下面的电介质层来与基体相隔离。为了要在这些装置中达成高电容量密度，附加的板被提供。图1A和1B举例说明一个深亚微米CMOS结构中的代表性的传统多平行板电容器10。电容器结构10包括被介电层13分开的电导线12的垂直堆叠。导线12和电介质层13被构造在一个半导体基体11上。导线12形成电容器10的板或电极。板12被以交替的方式一起电连接以致于所有的″A″板是一个第一极性而所有的″B″板是一个与第一极性相对的第二极性。

与平行板电容器结构有关的主要限制是当在CMOS处理中的几何特征被依比例缩小时，在板之间的最小距离不改变。因此，电容量密度的增长不是在如此依比例缩小的时候下实现的。

各种具有高电容量密度的其他电容器结构，例如双倍多晶硅电容器和栅氧化物电容器，是在现有技术中已知道。双倍多晶硅电容器，然而，不引导它们自己到深亚微米CMOS处理。栅氧化物电容器通常不被在深亚微米CMOS处理中，因为它们有引起生产量和可靠性问题的栅极，它们产生随电压而变化的电容量，和可能经历可以击穿栅氧化物的高电压。

用于动态随机存取储存器(DRAMs)的沟槽电容器结构有高电容量密度。这样的电容器通过在基体蚀刻和用导电的和介电材料填充沟槽来形成垂直的电容量结构。然而，因为它们增加蚀刻和填充处理过程，所以沟槽电容器对制造是昂贵的。

交指形状的电容器结构在微波应用中被用。这些电容器被靠近地放置，交指形状的导线结构在其间上生产边缘和交叉电容以实现电容。然而，在被交指形状电容器所产生的交叉电容量被限制在单个导体的层面上。

因此，需要深亚微米CMOS的一个改良的电容器结构，它利用了收缩半导体处理过程(shrinking semiconductor process)几何特征和能被廉价的制造。

电容器结构包括一个第一层面的导电平行线的组成而且至少有一个第二层面的导电性平行线放置在第一层面中的线，第一个和第二层面的线被安排垂直行中。一个介电层被放置在第一和第二层面的导线之间。一个或更多连接第每行中的一和第二层面线，藉此形成垂直的电容器板的平行阵列。电的相对节点形成电容器的端子。垂直电容器板的平行阵列以交替的方式被电连接到节点以便板有交替的电极性。

现在将会在对示例性的实施例的考虑之上结合附图更完全，清晰地详细地描述本发明的优点，特性和各种不同的附加特征，其中

图1是在一个深亚微米集成电路中的传统的平行板电容器结构的顶视图；

图1B是由图1A的线1B-1B所看的剖视图；

图2A是依照本发明一个实施例的深亚微米CMOS结构中的交指形状多层(IM)电容器的顶视图；

图2B是图2A的IM电容器的部分透视图；

图2C是图2B的IM电容器部分的端面图；和

图3是传统的交指形状的电容器的端面图。

应该被了解附图是为举例说明本发明的目的和是不要依比例所绘制的。

图2A-2C举例说明根据本发明一个实施例的用于在深亚微米CMOS中产生电容量的交指形状多层(IM)电容器结构。IM电容器结构20被结在一个多个导体层面处理过程中(四个电的导体层面L1-L4仅仅被示例性描述)在半导体的一个基体材料21(图2B和2C)被构造。第一导体层面L1包括第一平行阵列的导电性的层面线22，第二个导体层面L2包括第二平行阵列导电性的层面线23，第三个导体层面L3包括第三平行阵列导电性的层面线24，和第四个导体层面L4包括一第四平行阵列的导电性层面线25。一个第一电介质层26填充在基体21和第一导体层面L1之间；一电介质层27填充在第一个和第二之间的导体层面L1，L2之间的空间和在第一导体层面L1的线22之间的空间；一个第三个电介质层28填充在第二个和第三导体层面L2，L3之间的空间，和第二导体层面L2的线23之间的空间；一第四的介电层29填充在第三个和第四个导体层面L3，L4之间空间，和在第三个导体层面L3的线24之间的空间；和一第五的介电层34填充在第四个导体层面L4的线25之间的空间。