[实用新型]IP网关装置

权利要求书

1、一种IP网关装置，包括连接在一体化工业控制计算机内的PCI总线接口上的网络接口卡(102)，以及与所述网络接口卡(102)连接的IP over DVB数据处理卡(103)，其特征在于，所述网络接口卡(102)为接收并转发IP数据包的100M以太网络接口卡，所述数据处理卡(103)包括接收由所述网络接口卡(102)转发的IP数据及信息的以太网络接口芯片(105)，与所述以太网络接口芯片(105)连接的可编程门阵列芯片(104)，还包括与所述可编程门阵列芯片(104)连接的SRAM缓冲区(110)、复杂可编程逻辑芯片(115)及SPI接口芯片(118)，与所述复杂可编程逻辑芯片(115)连接的ASI接口芯片(116)经连接器(117)输出ASI数据流信号，所述SPI接口芯片(118)经与其连接的连接器(119)输出SPI标准数字信号。

2、根据权利要求1所述的IP网关装置，其特征在于，所述以太网接口芯片(105)内部包括PCI总线接口(121)、MAC(122)及通用数据接口(123)，所述MAC(122)对收到的IP数据进行以太帧封装，形成包括路由、控制信息和IP数据包的以太数据帧，并通过MII接口传输到可编程门阵列芯片(104)。

3、根据权利要求1所述的IP网关装置，其特征在于，所述可编程逻辑阵列芯片(104)包括将所述以太数据帧还原成IP数据包及控制信息数据的IP处理模块(106)，还包括将所述IP数据包处理打包成为连续的传输流并输出到FIFO缓冲模块(109)的EN301.192标准封装模块(107)、ISO13818-1标准TS封装模块(108)。

4、根据权利要求1所述的IP网关装置，其特征在于，所述可编程逻辑阵列芯片(104)还包括与所述网络接口(115)上的通用数据接口连接的I²C控制器(111)，连接在所述IP数据处理模块(106)与所述标准TS封装模块(108)之间的数据流量控制模块(112)，以及通过直接数字合成器(114)连接在所述FIFO缓冲模块(109)与所述I²C控制器(111)之间的码率设置模块(113)。

5、根据权利要求4所述的IP网关装置，其特征在于，所述网络接口芯片(105)通过所述I²C总线控制器(111)对所述码率设置模块(113)上的码率寄存器进行读写，将设定的码率写入，所述码率设置模块(113)控制所述直接数字合成器(114)，生成符合输出码率要求的时钟，并用这个时钟读取FIFO寄存器，而所述标准封装模块(108)时刻监视所述FIFO缓冲模块(109)的数据流量，当其数据高于71/8总容量时，通知所述数据流量控制模块(112)，发出一个符合IEEE802.3X标准的暂停发送帧，要求所述网络接口芯片(105)暂停发送下一帧数据包；当其数据小于1/8总容量时，再发一个符合IEEE802.3X标准的继续发送帧，通知所述网络接口芯片(105)继续发送下一帧数据包。