[实用新型]双晶片封装装置

说明书

本实用新型涉及一种双晶片封装构造[double chip Package]，特别关于一种具有一LOC导线架的双晶片封装装置。

以往习知的半导体装置以一导线架(lead frame)承载并电性连接一半导体晶片(semiconductor chip)，再以一包装体(package body)密封该晶片，为了追求更高性能或更大记忆体容量，半导体晶片的制造亦日趋微小及精密，同时在封装制程中亦有将多个半导体晶片堆叠密封于一包装体的概念，在美国发明专利案第5,366,933号中提出一种双晶片封装装置的制造方法，如图1所示，该双晶片封装装置10用以密封下晶片11及上晶片12，其包含有一下晶片11、一上晶片12、一导线架、复数个导线16、17及一包装体18，其中该导线架为一般型态，其具有复数个引脚13及一晶片承座14[chippad]，其以粘胶15将下晶片11与上晶片12分别粘贴固定至导线架晶片承座14的下表面及上表面，以复数个导线16打线连接下晶片11及引脚13，并以复数个导线17打线连接上晶片12及引脚13，由于下晶片11与上晶片12以其背面粘贴固定至导线架晶片承座14，在下晶片11与上晶片12的打线过程[wire-bonding]中必须作一翻转动作，为了避免在翻转后第二次打线时〔形成导线17的过程〕压迫或损伤到已完成打线的导线16，在制程上为粘贴下晶片11、导线16打线连接下晶片11与导线架、第一次灌模烘烤〔包装体18的下部份]、粘贴上晶片12、导线17打线连接上晶片12与导线架、第二次灌模烘烤[包装体18的上部份]，方能制得该双晶片封装装置10，事实上，在生产效率及模具开发成本的考虑观点下，并无法被普遍采用。

在美国专利案第6,118,176号中另提出一种双晶片封装结构，利用一LOC导线架封装上下两晶片，所谓「LOC导线架」即为引线在晶片上[Lead-on-Chip]型态导线架的简称，也就是该导线架的引脚延伸至晶片上，以该延伸至晶片的引脚电性连通该晶片，并粘贴固定晶片而不需用到导线架的晶片承座[Chippad]，该双晶片封装结构包含的上晶片与下晶片背对背粘贴，而该LOC导线架的引脚延伸至下晶片的下表面并以一胶膜固定的，并在上晶片的上表面粘贴一电路基板，以供导线电性连接上晶片与电路基板，以及电性连接电路基板与引脚，而同样地，该双晶片封装结构在制造上亦需翻转打线，在上晶片打线时易于损伤在下晶片的导线。

本实用新型的目的在于提供一种双晶片封装装置，其以一LOC导线架结合上下两晶片，利用该LOC导线架的引脚具有多处弯折使引脚的第一引指部、承载部及第二内指部分别形成于不同平面，达到封装上下两晶片而不需翻转打线的功效。

本实用新型的目的是这样实现的：一种双晶片封装装置，其特征是：包含有一LOC导线架，具有复数个引脚，其由内而外区分为第一内指部、承载部、第二内指部及外接部，其中该复数个引脚的第一内指部形成于第一平面，该复数个引脚的承载部形成于第二平面，该复数个引脚的第二内指部形成于第三平面；一下晶片，该下晶片的上表面具有复数个焊垫，且该下晶片的上表面固设于导线架引脚的第一内指部下方；一上晶片，该上晶片的上表面具有复数个焊垫，且该上晶片的下表面固设于导线架引脚的承载部上；复数个第一导线，电性连接下晶片的焊垫与对应的引脚第一内指部；复数个第二导线，电性连接上晶片的焊垫与对应的引脚第二内指部；及一包装体，密封该上晶片、下晶片、导线及导线架引指的第一内指部、承载部及第二内指部。

另包含有第一胶带，形成于引脚的第一内指部。

另包含有第二胶带，形成于引脚的承载部。

所述上晶片的上表面不超过引脚第二内指部的高度。

由于采用上述方案：达到封装上下两晶片而不需翻转打线的功效。

请参阅所附图式，本实用新型将列举以下的实施例说明：

图式说明：

图1美国专利案5,366,933号双晶片封装装置的截面图。

图2本实用新型的双晶片封装装置的截面图。

图3本实用新型的双晶片封装装置的导线架俯视图。

如图2及3所示为本实用新型的第一具体实施例，一种双晶片封装装置20主要包含有一LOC导线架、一下晶片21、一上晶片22及一包装体28。