[实用新型]一种计算机组成原理的实验装置无效
申请号: | 01202341.8 | 申请日: | 2001-02-23 |
公开(公告)号: | CN2495004Y | 公开(公告)日: | 2002-06-12 |
发明(设计)人: | 白中英;杨春武;覃健诚;冯一兵;许嘉林 | 申请(专利权)人: | 清华同方股份有限公司 |
主分类号: | G09B25/02 | 分类号: | G09B25/02;G09B25/00 |
代理公司: | 北京清亦华专利事务所 | 代理人: | 罗文群 |
地址: | 10008*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 计算机 组成 原理 实验 装置 | ||
本实用新型涉及一种计算机组成原理的实验装置,属计算机教学实验仪器技术领域。
计算机组成原理是大学很重要的一门基础课。目前市场上该课程的实验装置有若干种。例如,清华同方股份有限公司生产的TEC-2计算机组成原理实验系统。这些市场上现有的实验装置的基本数据通路中,主存储器采用普通的单端口存储器,数据通路只支持一条数据总线;控制器采用许多中、小规模器件组成,控制器内部的信号采用印制板上的印制导线连接;控制器和数据通路之间的信号(包括控制器送往数据通路的信号和数据通路送往控制器的信号)连接采用固定连接方式,一般用印制板上的印制导线实现。
这些计算机组成原理实验装置存在以下缺点:
1、由于数据通路内部仅有一条数据总线,因此不能进行流水实验。
2、由于控制器采用中、小规模器件实现,控制器和数据通路通过印制板上的印制导线固定连接,控制器无法被替换,学生无法进行常规硬布线控制器设计和流水硬布线实验。
本实用新型的目的是设计一种计算机组成原理的实验装置实验,以便在该实验装置上实现流水实验和常规硬布线控制器设计实验。
本实用新型设计的计算机组成原理的实验装置,由数据通路和控制器组成,数据通路和控制器之间由可插拔的导线连接,所述的数据通路包括主运算器、两个带多路开关的数据寄存器、两个三态门、寄存器堆、暂存寄存器、双端口存储器、左地址寄存器、带多路开关的右地址寄存器、一个带三态门的中断地址寄存器、程序计数器、辅运算器、带多路开关的操作数寄存器和指令寄存器。上述各部分的连接关系为:从程序计数器取出的指令地址,送往带多路开关的右地址寄存器,根据该寄存器提供的指令地址,从双端口存储器右端口取出指令送往指令总线,指令寄存器接收指令总线上的指令,并把它保存在指令寄存器中;指令寄存器中的指令操作码送往控制器,控制器根据该操作码产生本指令操作所需的各种控制信号;指令寄存器中的指令操作数送往寄存器堆,并根据上述控制信号,从寄存器堆中取出指令操作数指定的两个运算操作数,分别送往两个带多路开关的数据寄存器寄存;主运算器根据控制器送来的控制信号,对两个操作数进行运算;运算数据结果送往数据总线,并通过数据总线,写入双端口存储器中,或先送暂存寄存器保存,然后写入寄存器堆中的由指令操作数指定的寄存器中;运算标志结果送控制器,以产生控制信号;寄存器堆中读出的一路数据送往一个带多路开关的数据寄存器,同时通过三态门送往数据总线,并通过数据总线送往左地址寄存器,作为双端口存储器的地址,根据该地址,从双端口存储器左端口读出的数据送往数据总线,通过数据总线送往暂存寄存器寄存,然后写入寄存器堆中由指令的操作码指定的寄存器;指令寄存器中的指令操作数同时送往带多路开关的操作数寄存器保存,辅运算器根据操作数寄存器的值和程序计数器的值计算新的程序计数器值,并送往程序计数器保存,供取下一条指令使用;程序计数器中的指令地址同时送往带三态门的中断地址寄存器,供中断时保存中断地址使用,中断地址通过三态门送往数据总线;数据开关的值经三态门送往数据总线,并通过数据总线,将此值同时送往两个带多路开关的寄存器、暂存寄存器、双端口存储器右端口的数据线、左地址寄存器、带多路开关的右地址寄存器以及带多路开关的操作数寄存器,供置数使用。
采用本实用新型的计算机原理实验装置,实现了现有的实验装置不能完成的流水实验。在新的实验装置上,学生可根据本实用新型提供的数据通路设计出自己的常规硬布线控制器或者流水硬布线控制器。通过自己设计控制器和进行流水实验,加深了学生对计算机组成原理和计算机系统结构的理解。这对于提高计算机组成原理课程和计算机系统结构课程的教学质量都有很大帮助。
附图说明:
图1是已有技术的数据通路框图。
图2是本实用新型设计的数据通路框图。
下面结合附图,详细说明本实用新型的内容。
从图1所示的结构图中可以看出,已有技术的数据通路中使用的是普通的单端口存储器,只有一条数据总线,没有单独的指令总线,控制器由许多中、小规模器件构成,控制器和数据通路之间采用印制板上的印制导线连接,控制器不能被替换。
而本实用新型设计的如图2所示的结构中,数据通路部分按流水要求进行设计,由运算器、存储器和指令寄存器等构成的数据通路使用数据总线和指令总线两条内部总线而不是单一的数据总线。采用支持双总线的双端口静态存储器而不是单端口的静态存储器。
图2中,U1是主运算器,对数据A和B进行加、减、与、或、乘、除等运算,运算得到的数据结果送往数据总线。运算得到的标志结果(例如进位标志位)送往控制器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华同方股份有限公司,未经清华同方股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/01202341.8/2.html,转载请声明来源钻瓜专利网。