[发明专利]用于SONET的带内FEC校正子计算

权利要求书

1.一种校正子计算模块，包括：

多个校正子生成器，生成多个校正子，每个所述校正子生成器包括一个第一线性反馈移位寄存器(LFSR)。

2.根据权利要求1的校正子计算模块，还包括一个第二LFSR。

3.根据权利要求2的校正子计算模块，其中所述第二LFSR响应所述第一LFSR。

4.根据权利要求3的校正子计算模块，其中所述第一LFSR和所述第二LFSR可同时工作于串行和并行模式。

5.根据权利要求4的校正子计算模块，其中所述第一LFSR协同所述第二LFSR，使得在生成所述校正子时数据被连续移入。

6.根据权利要求3的校正子计算模块，其中所述第一LFSR用于移入信息位和转储所述信息位到所述第二LFSR。

7.根据权利要求6的校正子计算模块，其中所述第二LFSR用于移入多个校验位。

8.根据权利要求7的校正子计算模块，其中所述第二LFSR用于执行模运算。

9.根据权利要求8的校正子计算模块，其中所述第二LFSR在所述校验位移入后包含所述校正子。

10.根据权利要求9的校正子计算模块，其中所述校验位每次移出所述第二LFSR4位。

11.根据权利要求1的校正子计算模块，其中所述校正子生成器工作于78Mhz。

12.根据权利要求1的校正子计算模块，其中所述校正子生成器用于处理与SDH标准兼容的数据。

13.根据权利要求7的校正子计算模块，其中所述校正子生成器实现公式：

S₁＝r(α)mod G1(α)

S₃＝r(α³)mod G3(α³)

S₅＝r(α⁵)mod G5(α⁵)

式中G1、G3和G5为多项式。

14.根据权利要求13的校正子计算模块，其中

G1(x)＝x¹³+x⁴+x³+x+1

G3(x)＝x¹³+x¹⁰+x⁹+x⁷+x⁵+x⁴+1

G5(x)＝x¹³+x¹¹+x⁸+x⁷+x⁴+1

15.根据权利要求14的校正子计算模块，其中所述信息位表示为：

I(x)＝a₄₃₅₈x₄₃₅₈+…+a₃₉x₃₉

16.根据权利要求15的校正子计算模块，其中所述校验位表示为：

R(x)＝I(x)modG(x)＝a₃₈x³⁸+…+a₀

17.根据权利要求16的校正子计算模块，还包括一个码字表示为：

C(x)＝I(x)+R(x)