[发明专利]一种译码方法及实现该方法的译码器

权利要求书

1.一种应用于并行链接卷积码和串行链接卷积码的译码器，其特征为在传统的迭代译码器中加上一个迭代终止检测器。

2.根据权利要求1所述的译码器，其特征为所述的迭代终止检测器包括：一个硬判决器、一个卷积码编码器、一个或非门和一个可控制开关；所述的迭代终止检测器中的卷积码编码器是针对反馈生成多项式为[g_b(D)]的递归系统卷积码设计(其中其寄存器个数为M)，其生成多项式为[1/g_b(D)，...，D^M-1/g_b(D)]；该或非门为M个输入端口的或非门；该可控制开关只在整帧数据(包括拖尾比特)输入后闭合，在下一帧数据输入前打开；在所述的迭代终止检测器中连接结构包括：数据从硬判决器的输入端输入，硬判决器的输出端接卷积码编码器的输入端，卷积码编码器的M个输出端分别接或非门的各输入端，一个可控制开关接到或非门的输出，可控制开关的输出为该迭代终止检测器的输出。

3.根据权利要求1所述的译码器，其特征为所述的迭代终止检测器包括：一个硬判决器、一个卷积码编码器、一个或非门和一个可控制开关；迭代终止检测器中的卷积码编码器是针对非递归系统卷积码(其中其寄存器个数为M)设计，其生成多项式为[1，...，D^M-1]；该或非门为M个输入端口的或非门；该可控制开关只在整帧数据(包括拖尾比特)输入后闭合，在下一帧数据输入前打开；在所述的迭代终止检测器中连接结构包括：数据从硬判决器的输入端输入，硬判决器的输出端接卷积码编码器的输入端，卷积码编码器的M个输出端分别接或非门的各输入端，一个可控制开关接到或非门的输出，可控制开关的输出为该迭代终止检测器的输出。

4.一种自适应迭代译码方案，其特征为由下列步骤构成：

1).将译码迭代计数器I初始化为1；

2).对输入数据进行译码；

3).当I＜I_min或I_min＜I＜I_mix时，I加1并且返回第2步；

4).当I＝I_min时，判断与门1输出为1还是0；如果为1，结束对该帧数据的迭代译码，将解交织器的输出输入到硬判决器，硬判决器输出为最终译码的输出；否则I加1并返回第2步；

5).当I＝I_max时，结束对该帧数据的迭代译码，将解交织器的输出输入到硬判决器，硬判决器输出为最终译码的输出；

其中，用I_max代表允许的最大译码迭代次数，用I_min代表允许的最小译码迭代次数。

5.根据权利要求4所述的自适应迭代译码方案，其特征为还可由下列步骤构成：

1).将译码迭代计数器I初始化为1；

2).将从信道接收到的数据进行解复用(demultiplex)和解删除(depuncture)，将输出数据中对应第一组系统卷积码校验比特的数据和系统码数据输入到译码器1T进行译码。译码器1T的输出输入到交织器1I和迭代终止检测器1M。交织器1I的输出和解复用解删除器输出的第二组系统卷积码校验比特的数据输入到译码器2T，按该过程数据经过其余的译码器和交织器，最后译码器NT的输出输入到迭代终止检测器NM和解交织器1J、2J，解交织器1J的输出作为下一次迭代译码器1M的输入，所有迭代终止检测器的输出输入到与门1；

3).当I＜I_min或I_min＜I＜I_mix时，I加1并且返回第2步；

4).当I＝I_min时，判断与门1输出为1还是0；如果为1，结束对该帧数据的迭代译码，并将解交织器2J的输出输入到硬判决器，硬判决器输出为最终译码的输出；否则I加1并返回第2步；

5).当I＝I_mix，结束对该帧数据的迭代译码，并将解交织器2J的输出输入到硬判决器，硬判决器输出为最终译码的输出；

其中，用I_mix代表允许的最大译码迭代次数，用Imin代表允许的最小译码迭代次数。