[发明专利]晶片操作频率调整电路及方法

说明书

本发明涉及晶片的制作与测试，尤其是一种晶片操作频率调整电路及方法，于制作晶片的过程中，同时植入一环振荡器，并侦测其输出频率，若环振荡器所输出的脉波频率低于设计者所预期的频率时，则提高晶片的工作电压，使得环振荡器所输出的脉波频率达到设计者所预期的频率，如此一来，使得晶片的工作频率同样与设计者所预期的相同。

当设计者设计可执行连续运算的晶片时，必须考虑晶片是否能够满足时序的需求，此即晶片必须在既定的时间内完成运算的动作。若此晶片为需要高速运算的晶片，例如绘图晶片或CPU，则对于其运算速度的要求将更为严苛。目前用来提高晶片运算速度的方法是利用叠流技术(pipeline)，借由增加叠流的阶级(stage)数目，即可提高晶片的运算速度。然而，增加叠流的阶级数目虽然可以提高晶片的运算速度，但是却需要更多的元件以达成增加叠流阶级的目的。因此，造成晶片制造成本的提高，故设计者在设计晶片的叠流阶级(pipeline stage)时，必须准确的掌握晶片的操作频率，才能兼顾晶片的操作效能及成本。

设计者在模拟及调整晶片的设计时，是根据晶片中各阶级于既定操作电压下的操作频率而定，也就是说，各阶级的操作时序(timing)必须小于在既定操作电压下的时序需求，其中操作时序为操作频率的倒数。而为了减少晶片的叠流阶级数目，晶片操作时序的设计以接近实际的时序需求为佳。然而，在实际上，必须预留一些空间以允许晶片制造过程中所产生的误差。

当晶片设计完毕并完成模拟后，即可进入实际制造程序。因为制造过程中不可避免的误差，某些晶片于既定操作电压下，会因为制造误差所产生的延迟而无法达到设计者所设计的操作频率，因此无法达到时序需求，造成此晶片的逻辑运算失效而成为瑕疵品。然而，借由调整上述不符标准的晶片的操作电压即可避免其成为瑕疵品。此原因在于较高的操作电压能够提高晶片的操作频率。若晶片的操作频率提高，则可满足运算的时须需求而避免成为瑕疵品。

然而，在提高晶片的操作电压时，对于其操作频率的变化较难掌握，若要确认因为各种制造过程中所产生的操作时序误差，并准确计算出所应调整的操作电压值，实属不易。

为解决上述问题，本发明主要目的在于提供一种晶片操作频率调整电路及方法，于制造晶片的过程中同时于晶片内部设置一环振荡器，并在晶片制造完成后，测试环振荡器的输出频率。由于环振荡器与晶片是在同一制程中形成，因此若于制造过程中有误差，其对于晶片内部的逻辑电路以及环振荡器的影响程度也相同。因此，若于此时根据所测试环振荡器所得到的输出频率而调整晶片的工作电压，即可将环振荡器的输出频率修正至无制程误差时的理想频率值，并可以推论，晶片内部的电路也将会达到时序的需求。

为获致上述的目的，本发明的晶片操作频率调整电路及方法，适用于借由调整输入至晶片的电源信号而调整上述晶片的操作频率，包括根据电源信号而输出测试时脉信号的环振荡器，以及用以比较测试时脉信号与既定时脉频率的控制电路。控制电路于测试时脉信号的频率低于既定时脉频率时，输出电压升高信号。另外，具有一电压调整电路，于接收到电压升高信号时，借由电压调整电路提高电源信号的电压值。

借由本发明的晶片操作频率调整电路及方法，即可有效的测试出晶片的操作频率是否合乎标准，并借由调整其操作电压的方式，使得所生产的晶片能够正常操作，有效的提高产品的良品率。

本发明的附图为：

图1系显示根据本发明实施例所述的晶片操作频率调整电路的方块结构图；

图2系显示环振荡器13内部结构的一例；

图3系显示控制电路14的内部结构图；

图4系显示电压调整器15的内部电路结构图；

图5系显示根据本发明所述的晶片操作频率调整方法的操作流程图；

图6系显示根据本发明所述的晶片操作频率由一般模式转变为省电模式的调整方法的操作流程图。

图中元件参数说明：11晶片            12其他功能电路    13环振荡器131-137反向器     14控制电路        141频率计算电路1411计数器        1412计算器        142频率比较电路15电压调整电路    Vdd电源信号       CLKt测试时脉信号CTRL电压控制信号

下面结合附图对本发明做进一步详述：

参阅图1系显示根据本发明实施例所述的晶片操作频率调整电路的功能方块图。如图1所示，晶片11内具有其他功能电路12、环振荡器13及控制电路14，分别接收电压调整电路15所输出的电源信号Vdd。以下将分别介绍上述元件的功能。