[发明专利]可容忍短路的电阻交叉点阵列

说明书

发明领域

本发明涉及数据存储器件。尤其，本发明涉及包括电阻单元交叉点存储器阵列的数据存储器件。

背景技术

磁随机存取存储器(“MRAM”)是被视为数据存储器的非易失性存储器。典型的MRAM器件包括存储器单元阵列。字线沿着存储器单元行延伸，并且位线沿着存储器单元列延伸。把各个存储器单元放置在字线和位线的交叉点。

存储器单元包括自旋相关隧道(“SDT”)结器件。SDT结器件的磁化在任何给定时间都假设两个稳定取向之一。这两个稳定取向，即平行与反平行，代表逻辑值“0”和“1”。接着磁化取向影响SDT结器件的电阻。如果磁化取向为平行，SDT结器件的电阻为第一值R；如果磁化取向为反平行，SDT结器件的电阻为第二值R+ΔR。

SDT结器件的磁化取向以及其逻辑状态可通过检测其电阻状态读出。但是，阵列中的存储器单元通过多个平行路径耦合一起。在一个交叉点看到的电阻等于在那个交叉点的存储器单元的电阻与在其他行和列中的存储器单元的电阻的并联。在这一方面，存储器单元的阵列的特征为交叉点电阻器网络。

SDT结器件具有仅为几个原子厚的隧道阻挡层。控制制造用于整个存储器单元阵列的这种薄阻挡层的制造过程是困难的。可能一些阻挡层比设计的薄或包含结构缺陷。如果某存储器单元具有有缺陷或比设计的薄的隧道阻挡层，这些存储器可能被短路。

如果一个SDT结器件被短路，短路的SDT结器件将不能使用。在不使用开关或二极管来将存储器单元相互隔离的阵列中，还将造成同一列中的其他存储器单元不能使用。这样，一个短路的SDT结存储器单元会引起列宽错误。

可使用纠错码来从整列不可使用的存储器单元恢复数据。但是，从时间观点和计算观点看，在一个列中校正上千或更多的位代价高。而且，典型的存储器件可能1列以上带有短路的SDT结器件。

因此，需要克服与电阻单元交叉点存储器阵列中的短路的SDT结器件相关的问题。

发明内容

根据本发明的一个方面，存储器单元的电阻单元交叉点阵列包括存储器元件和与存储器元件串联连接的线性电阻元件。如果存储器元件短路，短路的存储器元件将引起随机的位出错。但是，短路的存储器元件不会引起列宽错误。

本发明的其他方面和优点从下面参考附图的具体描述中变得更明显，该图以举例方式图示出本发明的原理。

附图说明

图1是根据本发明的存储器单元阵列的MRAM器件的表示；

图2a是MRAM器件的存储器单元的表示；

图2b是图2a所示的存储器单元的电路等效图；

图3a和3b是在对选择的存储器单元进行读出操作期间流过存储器单元阵列的等效电路的电流表示；

图4是读出存储器单元阵列中存储器单元的第一方法的表示；

图5是读出存储器单元阵列中存储器单元的第二方法的表示；

图6是读出存储器单元阵列中存储器单元的第三方法的表示；

图7是用于图1的器件的另一存储器单元的表示；

图8是用于图1的器件的又一存储器单元的表示；

图9是包括多级的MRAM芯片的表示；

图10是包括一个或多个MRAM芯片的机器的表示。

具体实施方式

为说明目的的附图所示，本发明以包括存储器单元的电阻交叉点阵列和用于检测存储器单元的电阻状态的电路的MRAM器件体现。器件不包括在读出操作期间用于将存储器单元相互隔离的开关或二极管。代替的是，电路通过把相等电势施加于选择的和某未选择的字线和位线而隔离选择的存储器单元。施加相等电势可防止寄生电流干扰读出操作。各个存储器单元包括与存储器元件串联连接的线性电阻元件。如果存储器元件被短路，短路的存储器元件将引起随机的位出错。但是，短路的存储器元件不会引起列宽错误。随机的位故障可通过远比列宽故障更快更容易的ECC来校正。

现在参考图1，其表示MRAM器件8，包括存储器单元12的阵列10。存储器单元12成行和列排列，行沿着X方向延伸、列沿着Y方向延伸。仅相对小的数目的存储器12被表示出来，为的是简化本发明的描述。实际上，可使用任何大小的阵列。

用作字线14的迹线沿着存储器单元阵列10的一侧上的平面中的X方向延伸。用作位线16的迹线沿着存储器单元阵列10的相对一侧上的平面中的Y方向延伸。对于阵列10每行可有一个字线14，对于阵列10每列可有一个位线16。每个存储器单元12都被放置在相应字线14和位线16的交叉点处。

MRAM器件8还包括行解码电路18。在读出操作期间，行解码电路18可施加恒定电压(Vs)或地电势到字线14。恒定电压(Vs)可由外部电路提供。