[发明专利]一种形成闪存晶胞的方法

说明书

技术领域

本发明有关一种形成一闪存晶胞的方法，特别是有关一种使用一溅击(sputtering)程序形成一闪存晶胞的方法。

背景技术

闪存为目前最具潜力的内存产品。由于闪存具有可电除(electricallyerasable)且可编程(mechanisms)的特征，并且可以同时对整个内存数组(array)中各闪存晶胞进行电除与编程，因此已广泛地被应用作为各种既需要储存的数据不会因电源中断而消失而又需要可以重复读写数据的内存，例如数字相机的底片或主机板的基本输入输出系统。因此，如何提升闪存的性能与降低闪存的成本，便成为一个重要的课题。

另外，传统形成闪存晶胞时，在形成绝缘氧化物后会进行一平坦化程序，通常使用一化学机械研磨程序来进行此一步骤。然而，化学机械研磨过程控制不易，且容易造成氧化物表面凹陷。往往为了克服化学机械研磨程序的缺点又需增加额外的程序。因此更增加了制程的复杂性与成本。

发明内容

本发明的一目的在于提供一种使用一溅击(sputtering)程序形成一闪存晶胞的方法。

本发明的另一目的在于提供一种形成闪存晶胞的方法，以有效增加晶胞中电荷的储存。

为实现上述目的，本发明的形成一闪存晶胞的方法，其特点是，所述方法至少包括：提供一底材；形成一第一多晶硅层在所述底材上；形成一氮化层在所述第一多晶硅层上；移除部分所述氮化层和所述第一多晶硅层以形成数个洞并暴露出所述底材；形成一隔离介电质在所述些洞内，其中所述隔离介电质在所述些洞的一侧壁处呈现凸起状，且所述隔离介电质高于所述第一多晶硅层；移除在所述第一多晶硅层上的所述氮化层；以及正形地形成一第二多晶硅层在所述第一多晶硅层和所述隔离介电质上。

在本发明中，在形成隔离氧化物的过程中使用一溅击程序来移除部分的介电层。然后，再以简单的湿蚀刻程序移除多余的介电层。在现有的方法中，隔离氧化物的行程多使用化学机械研磨程序。然而，化学机械研磨程序的不易控制与容易造成表面凹陷或碟陷的缺点，反而需要花费额外的步骤来解决。本发明使用溅击程序取代传统化学机械研磨程序轻易地克服了其缺点，且不需额外的制程步骤。另外，使用本方法形成的隔离氧化物突起于第一多晶硅层的表面，使得随后形成的第二多晶硅层沉积在第一多晶硅和隔离氧化物起伏的表面上。因此，增加了第二多晶硅的表面积也增加了第二多晶硅储存电荷的能力，同时也增进了闪存晶胞的效能。

为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳实施例进行详细说明。

附图说明

图1A至图1F系为根据本发明方法所揭示的形成闪存晶胞的流程示意图。

具体实施方式

本发明的半导体设计可被广泛地应用到许多半导体设计中，并且可利用许多不同的半导体材料制作，当本发明以一较佳实施例来说明本发明方法时，凡熟悉此领域的人士应理解到许多的步骤可以改变，材料及杂质也可替换，这些一般的替换无疑地也不脱离本发明的精神及范畴。

参照图1A，首先，提供一底材10。然后，在底材10上沉积一第一多晶硅层20。接着，在第一多晶硅层20上沉积一氮化层30。此氮化层30的材质可为氮化硅。接下来，进行一微影程序移除部分的氮化层30和第一多晶硅层20以形成暴露出底材10的数个洞50。在此微影程序后，第一多晶硅层20完成所需的图案转移。

参照图1B，接着，正形地沉积一介电层32在氮化层30上和洞50内。此介电层32的材质为氧化物，且可以使用化学气相沉积法形成，又例如高密度等离子体化学气相沉积法。另外，此介电层32在闪存晶胞内是作为一隔离氧化物，且介电层32的厚度比第一多晶硅层20要厚。

参照图1C，接下来，进行一溅击(sputtering)程序移除部分的介电层32并暴露出一部份氮化层30。在洞50内介电层32在洞50的侧壁周围为一突起状。

参照图1D，然后，移除在氮化层30上的介电层32。此移除程序至少包含下列步骤，首先，形成一屏蔽覆盖住在洞50内的介电层32。接着，以一湿蚀刻程序移除位于被遮蔽在氮化层30上的介电层32。然后，再将屏蔽移除。