[发明专利]数据处理装置

说明书

本发明涉及一种数据处理装置，它包括多个处理电路和一组用于暂时存放供上述处理电路处理的数据的存储单元。例如，本发明可以用于一可以实现FIR滤波功能的数字信号处理器(FIR是词组Finite Impulse Response---有限脉冲响应的首字母缩写)。

一个以上述公开方式定义的数据处理装置可以由以下方式实现：上述的一组存储单元构成一排供每一处理电路存取的寄存器。每一个存储单元(寄存器)用作存储一个数据块。通过选择电路将数据块施加于处理电路。该选择电路在控制字的基础上选择所述存储单元。存储在所述经选择过的存储单元中的数据块被施加于相关的处理电路。

本发明的一个目的就是使成本的降低能够成为现实。

根据本发明，一个以上述公开方式定义的数据处理装置具有以下的特征。该装置包含一单元选择电路，该选择电路用来从多个的存储单元中选出一个存储单元，从而使存储在该存储单元中的内容作用于一个处理电路的输入端。该装置还包含一组选择电路，该组选择电路用来从多个分散的存储单元组中选出一组存储单元，从而使存储在构成该选定存储单元组的所有存储单元中的数据内容作用于另一个处理电路的输入端。

本发明着重考虑以下几个方面。在一些应用中某一种已给定类型的数据需要对其进行某种处理而另一种不同类型的数据却需要对其进行另一种不同的处理。不同类型的数据并不需要在大小上相等。诸如此类应用的一个例子就是遵照GSM移动电话标准的FIR滤波器。在该应用中的输入数据和滤波系数由16位构成。所述的数据必须通过加倍才能获得加权后的输入数据。上面刚刚提到的数据应该被相加，并且在相加后达到32位甚至36或40位。

根据现有技术，每一个存储单元(寄存器)适于存储一整个的数据块。因此，最大的数据块将规定存储单元的大小。例如在上述的应用中存储单元的大小将被规定为32位。这样一个16位的输入数据块将被存储在一个32位的存储单元中。这也同样适用于16位的滤波系数。因此，包含一输入数据块或滤波系数的存储单元将会含有例如零(0)的填充位来填满32位。结果，现有技术中的存储单元组在诸如上文提及的应用中的使用效率将不会很高。

根据以下的原理可以使一组存储单元的使用效率得到提高。一部分存储单元用来存储某一种类型的数据而另一部分存储单元用来存储另一种类型的数据。根据这一原理，在上文提到的应用中将存在两种不同的子组存储单元。其中的一个16位子组存储单元用来存储输入数据和滤波系数，另一个32位子组存储单元用来存储加权后的输入数据和它的运行总和。

在处理数据的过程中可能出现这种情况，即在给定的时间间隔内将比较多的一种类型的数据和比较少的另一种类型的数据存起来。而在另一个时间间隔内可能出现相反的情况。这就意味着，如果上述的原理得到应用的话，每一个存储单元分组都应该包含足够多的存储单元。因此，这必将要求有大量的价格昂贵的存储单元并且这些存储单元并没有得到很高效率的使用。

根据本发明，一个单元选择电路使得可以选择一个存储单元从而使存储在该存储单元中的内容作为输入提供给一个处理电路，一组选择电路使得可以从多个分散的存储单元组中选出一组存储单元从而使存储在构成该选定存储单元组的所有存储单元中的内容作为另一个处理电路的输入。

这样，本发明就可以使以下情况成为可能：一个存储单元不光可以把一小数据块作为一个整体来存储还可存储一个大数据块的一部分，在后一种情况下，该大数据块的其它部分将被存储在同一组的其它存储单元中。这样，本发明就可以使不同类型的数据存储在一个或多个存储单元中而不需要使用填充位。因此，本发明可以灵活、高效的使用所有的存储单元。结果，本发明可以借助于比较少量的存储单元存储将被处理的数据以及中间和最终结果。这就可以使降低成本成为现实。

本发明的其它方面将参照附图进行详细描述。

图1是上文提及的基本特征的总体框图；

图2是数字信号处理器的部件框图；

图3是构成数字信号处理器的一组存储单元的部件框图；

图4是构成数字信号处理器的两个寄存器/乘法器复用器的部件框图；

图5是构成数字信号处理器的两个组/单元复用器的部件框图；

图6是构成数字信号处理器的第一寄存器/总线复用器的部件框图；

图7是构成数字信号处理器的第一电路/寄存器复用器的部件框图；

图8是构成数字信号处理器的第一电路/扩展复用器的部件框图；

图9是用于数字信号处理器中的一条指令的结构框图；