[发明专利]信号处理装置和方法

说明书

本发明涉及一种信号处理装置和方法，更特别地，涉及一种信号处理装置和方法，其中HDTV(High Definition Television，高清晰度电视)制式的一种视频信号下变换为NTSC制式的另一种视频信号。

传统上已知的上-下变换器典型地具有如图1所示的结构。参照图1，通常以1指示的上-下变换器包括一个A/D(模拟至数字)转换器11，它对从未示出的一个外部装置向其输入的一个视频信号进行A/D转换，并且向一个内插电路14提供一个结果数字视频信号。外部装置还输入一个包括在通过一个输入端12-1输至内插电路14的视频信号中的垂直同步信号(in_VD)(以下称为输入垂直同步信号)，并且还输入一个包括在通过另一个输入端12-2输至内插电路14和一个PLL电路13(锁相环路)的视频信号中的水平同步信号(in_HD)(以下称为输入水平同步信号)。PLL电路13发生一个与通过输入端12-2向其输入的水平同步信号(in_HD)同步的写系统时钟W_CLK，并且向内插电路14输出一个写系统时钟W_CLIK。

内插电路14以与来自PLL电路13的写系统时钟W_CLK同步的方式将A/D转换器提供的扫描行的视频数据写入一个帧存储器15。而且，内插电路14以与来自一个振荡器16的一个读出系统时钟R_CLK同步的方式读出已写在帧存储器15中的视频数据。而且，内插电路14执行对于从帧存储器15读出的视频数据的象素数或行数(扫描行数)的变换处理，以进行视频信号的放大或缩小(上或下变换)。一个D/A(数字至模拟)转换器17对通过内插电路14的上或下变换而获得的视频数据进行D/A转换，并且向未示出的一个外部装置输出一个结果模拟视频信号。

一个输出同步信号发生电路18的一个读出系统H计数器21对来自振荡器16的读出系统时钟信号R_CLK进行计数，并且向一个解码器22和一个读出系统V计数器输出该计数值。解码器22根据从读出系统H计数器21向其提供的计数值而发生一个输出水平同步信号(out_HD)，并且通过输出端19-2向未示出的外部装置输出该输出水平同步信号(out_HD)。

读出系统V计数器23对从读出系统H计数器21向其提供的计数值进行计数，并且向另一个解码器24提供结果计数值。解码器24根据从读出系统V计数器23向其提供的H信号的计数值而发生一个输出垂直同步信号(out_VD)，并且通过另一个输出端19-1向外部装置输出该输出垂直同步信号(out_HD)。

为了对图1所示的上-下变换器1以与不同于包括在视频信号中的输入同步信号的频率的一个频率的一个输出同步信号同步的方式输出一个视频信号，在通常采用的一种方法中，以与与输入水平同步信号(in_HD)同步的一个写系统时钟W_CLK同步的方式将视频信号写入帧存储器15，然后以与来自振荡器16的一个读出系统时钟R_CLK同步的方式读出该视频信号。

然而，输入同步信号和输出同步信号之间的周期(循环长度)的差别有时会使一个输入到帧存储器15中的写系统行地址W_ADRS略过一个读出系统行地址R_ADRS，或者反过来使读出系统行地址R_ADRS略过写系统行地址W_ADRS。而且，由于每一次接通电源时读出系统H计数器21和读出系统V计数器23被复位，则每一次接通电源时输出垂直同步信号(out_VD)的相对于输入垂直同步信号(in_VD)的相位会发生变化，从图2B至2F可见。

特别地，在电源接通的一个时序的一场中，即使并没有偶然地出现略过，由于输出垂直同步信号(out_VD)的周期相对于输入垂直同步信号(in_VD)的周期是处于一种自由运行状态，输出垂直同步信号(out_VD)的相对于输入垂直同步信号(in_VD)的相位是不固定的，而是如图3A和3B所示地移动。因此，输入和输出垂直同步信号之间的相位的位移逐渐增加，直到最终在输入垂直同步信号(in_VD)和输出垂直同步信号(out_VD)之间出现略过，如图4所示。

在图4的例子中，在一个偶数场even1的读出开始的时序，该偶数场even1的写并未完成，接着，已经读过的一个奇数场odd1的数据再次从中间读出。

以此方式，内插电路14分别连续地读出奇数场odd1两次，并且能够防止否则可能的略过。相反地，当写好象要略过读出时，则跳过一个预定的场而不读出。