[发明专利]电阻性交点存储器单元阵列的等电位读出法

说明书

本专利申请是1997年11月20日提交的No.08/974,925和1999年10月29日提交的No.09/430,238美国专利申请的部分后继申请。

本发明涉及到数据存储器件。更具体而言，本发明涉及到一种数据存储器件，包括一种电阻性交点存储器单元阵列和读出该阵列中存储器单元的电阻状态的电路系统。

磁随机存取存储器(“MRAM”)是一种非易失性存储器，它正被考虑作长期数据存储之用。在MRAM器件中执行读出和写入操作比起在硬盘驱动器之类的常规长期存储器件中执行读出和写入操作，要快几个数量级。此外，MRAM器件比起硬盘驱动器和其它常规的长期存储器件更为小巧，并且耗电更少。

一种典型的MRAM器件包括一个存储器单元阵列。字线沿存储器单元各行延伸，位线沿存储器单元各列延伸。每个存储器单元位于一根字线和一根位线的交点上。

该存储器单元将信息的一位作为磁化的一种取向存储起来。每个存储器单元的磁化取任何给定时间内两种稳定取向之一。这两种稳定取向，即平行和逆平行，代表‘0’和‘1’的逻辑值。

该磁化取向影响了一种存储器单元，譬如一种自旋相关隧穿结型器件的电阻。例如，若磁化取向平行时，存储器单元的电阻有第一值R，而若磁化取向从平行变为逆平行时，该存储器单元的电阻增加到第二值R＋ΔR。因此，一个选定的存储器单元的磁化方向以及该存储器单元的逻辑状态，可通过读出该选定存储器单元的电阻状态的方式读出。

要读出阵列中单个存储器单元的电阻状态是不太可靠的。该阵列中的全部存储器单元通过许多并联路径耦合在一起。在一个交点上看到的电阻等于在该交点的存储器单元的电阻与其它各行和各列内存储器单元的电阻的并联值(存储器单元阵列可表征为一个交点电阻器网络)。

加之，若正被读出的存储器单元由于被存储的磁化而具有不同的电阻状态，则可形成一个小的电压差。这一小电压差可导致寄生电流或“潜通路”电流。寄生电流可干扰电阻状态的读出。

对可靠地读出MRAM器件中的存储器单元的电阻状态有所需求。

这一需要通过本发明可得到满足。按照本发明的一种情况，对一种电阻性交点存储器单元阵列中一个选定存储器单元的读出操作通过下述步骤执行：将第一电位加到与选定存储器单元相交的一根位线，并将第二电位加到与选定存储器单元相交的一根字线；将第三电位加到未选各字线和各位线的子集；当这些电位被加到选定线和未选定线的子集时，确定该选定存储器单元的电阻状态。第三电位等于第一电位。

本发明另外的情况和优点，通过结合附图以举例的方法说明本发明的原理所作的如下详细描述而变得十分明显。

图1是按照本发明的一种MRAM器件图；

图2a和2b是一种MRAM存储器单元的平行和逆平行磁化取向图；

图3a，3b和3c是流经MRAM存储器单元阵列的等效电路的电流图；

图4是一种MRAM存储器单元阵列中一个存储器单元的第一种读出方法图；

图5是第一种方法的硬件工具图；

图6是一种MRAM存储器单元阵列中一个存储器单元的第二种读出方法图；

图7是第二种方法的硬件工具图；

图8是一种MRAM存储器单元阵列中一个存储器单元的第三种读出方法图；

图9是第三种方法的硬件工具图；

图10是采用图9的硬件工具在读出操作时所产生的信号图；

图11是一种包含多个层的MRAM芯片；以及

图12是包含一个或多个MRAM芯片的装置图。

为了说明起见，如附图所示，本发明在一种MRAM器件中得到实施。该MRAM器件包括一种存储器单元阵列和用来可靠地读出该存储器单元电阻状态的电路系统。当读出操作时，该电路将一个相等的电位加到选定的和某些未选的字线和位线。施加相等的电位可阻止干扰读出操作的寄生电流。

现在请参照图1，该图表示出一种MRAM器件8，它包括存储器单元12的一个阵列10。该存储器单元12被安排在各行和各列内，各行沿x方向延伸，各列沿y方向延伸。为了简化对本发明的描述，图中仅仅示出较少数目的存储器单元12。实际上，可采用任何大小的阵列。

追踪该存储器单元阵列10一侧字线14沿一个平面内的x方向延伸时的功能。追踪该存储器单元阵列10对面一侧位线16沿一个平面内的y方向延伸时的功能。该阵列10的每一行可有一根字线14，该阵列10的每一列可有一根位线16。每一存储器单元12位于相应字线14和位线16的交点处。