[发明专利]纠错编码译码方法和利用这种方法的电路

说明书

本发明涉及纠错编码译码方法及其电路，特别是涉及在数据传送或数据记录等的数据发送中，对由比信息符号大的符号所构成里德-所罗门代码进行编码和译码的方法以及为实现这种方法的电路。

通常在传输数字信息时经常都要利用纠错码。例如在文献“编码理论”(今井秀树著，电子情报通信学会编，平成2年3月15日初版发行)中，揭示出各种各样的纠错编码译码方法。其中，在里德-所罗门代码以8比特作为符号进行的符号纠错方面，与计算机或数字装置的适配性很好，适用于很多传输信息和记录信息等的装置。

另一方面，快速存贮器在能写入抹除方面，作为即使设有电源时也能保存数据、而且能进行高于DRAM的高度集成化的设备受到注意，可望被作为存贮器磁盘来加以应用。但是，快速存贮器在重复进行写入和抹除时会破坏内部单元，因而存在损坏数据的可能性。因此，在将数据记录到快速存贮器的情况下，多半要采用纠错码，而在进行数据抹除时因为数据全都成为“1”，即以对此作检验来进行时抹除的确认。

一般，在于磁盘存贮器中记录数据的情况中，以512字节信息数据作为一个扇区来加以存贮。而由于存贮器中以8比特为单位进行存贮，故采用以8比特作为一个符号的里德-所罗门代码。但，在以8比特作为一个符号的里德-所罗门代码中，因为代码长一般仅只取为255，所以采用分成为多个代码字的方法。

对此，例如该代码长一般可能为1023个符号，依靠采用以1个符号为10比特的里德-所罗门代码，即利用由1个代码字的里德-所罗门代码来保护1扇区的数据的方法。

图15是表示这样的已有纠错编码译码方法中的代码结构的说明图，专门列示里德-所罗门代码(418，410)。

其中，“418”为代码符号长，“410”为信息长，可能进行4个符号的校正。在图15中，30表示压缩代码部分，31表示实际信息数据符号部分，32表示检验符号部分，36为伪符号部分。

图15所示的里德-所罗门代码原来是码长为1023个符号的代码，其中，设压缩代码部分30的605个符号为0。而如以1扇区为512字节时，即成为4096比特，在10比特/符号时，就差4比特。因此另外加进4比特的伪符号部分36，从而实际信息数据符号部分31成为410个符号，将检验符号部分32生成10字节的8个符号。

下面利用图16说明生成图15中里德-所罗门代码的检验字节的编码电路。这里像通常快速存贮器中进行处理那样数据输入以8比特为单位，检验符号输出也以8比特为单位。在图16中，22为8比特结构的信息数据输入端，19为8比特/10比特转换电路，23为GF(2E10)上的里德-所罗门代码的编码电路，26为8比特检验符号输出端，29为10比特/8比特转换电路。

下面说明图16结构的操作。编码电路23中生成里德-所罗门代码的检验符号。为此预先将编码电路23清“0”。

首先，由信息数据输入端22输入8比特的信息数据，送至8比特/10比特转换电路19。在8比特/10比特转换电路19中，如存储10比特的信息，就将该信息输入到编码电路23。

在包含图15中的伪符号部分36的4比特的实际信息数据符号部分31被全部输入到编码电路23中时，就得到8个符号(80比特)的检验符号部分32。亦即无需计算压缩代码部分30。

检验符号部分32通过10比特/8比特转换电路29从高位开始进行10比特/8比特转换，检验字节数据每次8比特由检验符号输出端26输出。亦即，10字节的数据被作为检验符号输出。

下面利用图17说明已有的译码方法，特别关于校正子计算的说明。随便说明，图17的结构是设想为快速存贮器，也含有数据抹除检验功能。在图17中，1为输入8比特接收信信号数据的数据输入端，6为GF(2E10)上的有限域(伽罗区域)加法电路，7为10比特寄存器，8为GF(2E10)上的有限域系数乘法电路，9为校正子输出端，20为检测8比特数据是否全都为“1”、亦即是否为16进制码“FF”的FF检验电路，21为抹除检测标志输出电路。

首先，作为纠错的译码，预先将寄存器7加以清O。由数据输入端1输入的接收信号数据被输入到8比特/10比特转换电路19。在此8比特/10比特转换电路19中如存放有10比特的数据的话，就将此信息在有限域加法电路5中与有限域系数乘法电路8的输出作有限域加法运算。而后将加法结果输入给寄存器7。并将寄存器7的输出发送到有限域系数乘法电路8的输入端。

在对图15中的实际信息数据符号部分31和检验符号部分32全都输入时的寄存器7状态成为校正子Sj时，由校正子输出端9输出。