[发明专利]测试半导体器件的方法和设备

说明书

本发明涉及适用于测试内装有快速读/写型存储器的半导体器件的半导体器件测试方法和设备。

在进行关于本发明的现有技术的解释之前，将参照图1对半导体集成电路(IC)测试仪的一般概况进行描述。

通常由TES表示的IC测试仪包括主控制器13、图形发生器14、时序发生器15、波形形成器16、驱动器17、逻辑比较器12、信号读出电路11、故障分析存储器18、逻辑幅度参考电压源19、比较参考电压源21和装置电源22。

一般，主控制器13是由一个计算机系统构成的并在由用户制备的测试程序的控制下进行工作，主要控制图形发生器14和时序发生器15。图形发生器14产生测试图形数据，该测试图形数据由波形形成器16变换为与实际信号相同波形的测试图形信号。测试图形信号被提供给驱动器17，作为设置在逻辑幅度参考电压源19的幅度值波形从驱动器17输出该信号，并施加到在测试的DUT的一个存储器，存储在该存储器中。

在测试的半导体器件DUT的一个存储单元的响应信号读出被提供到信号读出电路11，在该电路中其逻辑值被读出，也就是说，通过选通脉冲进行取样。逻辑比较器12比较读出的逻辑值与图形发生器14馈送的期望值。如果发现逻辑值与期望值之间不匹配，则判断读出响应信号的地址的存储单元发生故障，并且当这种故障每次都发生时，这个故障地址被存储在故障分析存储器18中，用于在测试完成以后，判断该故障单元是否可修复。

图1表示仅对于一个接脚的测试仪配置的图，但是在实际中描述的配置是对于DUT的存储器的每个接脚的，也就是说，对于每个接脚，测试图形都要输入到DUT的存储器并从中读出响应信号。

在各种存储器中有一种与时钟同步地执行将数据写入存储器和从存储器读出数据操作的存储器(下文也称为半导体器件)。

图2表示这种存储器是如何进行读出的。图2A表示从存储器的一个接脚输出的由虚线划分为相应的测试周期TD1、TD2、TD3、…的各数据段DA、DB、DC、…。图2B表示从该存储器输出的时钟DQS。如图所示，各数据段DA、DB、DC、…是与时钟DQS同步地从存储器输出的。当半导体IC在实际使用中时，时钟被用作同步信号(数据选通)通过各数据段DA、DB、DC、…到其它的各个电路。

这种类型的半导体器件的测试包括测量时钟(下文称为参考时钟)DQS的上升与下降定时和数据的变化点之间的时间差或间隔(相位差)dI1、dI2、dI3、…的一项。时间差越小，响应越快并因此性能特性水平越高。换言之，在测试中存储器的质量取决于上述的时间差。

因为半导体器件(存储器)在实际使用中，来自时钟源的时钟被施加到半导体器件的一个电路上，从该电路输出的数据是与时钟同步。因此，在利用测试仪的半导体测试中，时钟也从测试仪馈送到在测试中的半导体器件并通过其内部电路，而后连同数据一起从半导体器件输出，作为提供输出数据到测试仪的参考时钟DQS。测试仪测量测量的参考时钟DQS的上升与下降的定时和各数据段DA、DB、DC、…的变化点之间的参考时钟DQS的上升和下降定时和时间间隔dI1、dI2、dI3、…。

因为如上所述，参考时钟DQS是通过其内部以后从在测试中的半导体器件中输出的，所以参考时钟DQS的上升与下降定时受到在测试中的半导体器件的内部电路操作和诸如周围温度之类的环境条件的很大影响。例如，如图3所描述，其中表示出从在测试中的不同半导体器件A、B和C输出的参考时钟脉冲DQSA、DQSB和DQSC，这些参考时钟脉冲DQSA、DQSB和DQSC是由相位区分的。这些相位差不仅是由于器件与器件之间而差异造成的，而且还由于与各自相关存储器地址的差别以及每个参考时钟的上升与下降定时的抖动J引起的，上述抖动是由于延长操作周期使器件的温度增加引起的，如由虚线所表示的。

由于设置在定时上的测量点相对于在测试中的器件的性能特性变化或波动具有太宽的安全裕度，存在着正常工作的器件被判断为有故障的担心，特别是随着器件的工作频率的增加，这种误判断的可能性变得更大。

从而，需要精确地测量参考时钟DQS的上升与下降的定时和各数据段DA、DB、DC、…的变化点之间的时间间隔dI1、dI2、dI3、…。这要求精确的测量参考时钟DQS的上升与下降的定时。

为此，在现有技术中习惯上测量参考时钟DQS的上升与下降定时，另一方面逐渐移动该定时，以便施加选通脉冲到测试仪的信号读出电路，测量结果被应用于测量时间间隔dI1、dI2、dI3、…。