[发明专利]半导体器件及其制造方法、化学机械研磨装置和方法

说明书

本发明涉及具有多层布线结构的半导体器件，特别涉及防止焊盘电极的蚀刻的多层布线结构的半导体器件及其制造方法。

在使用多层布线结构的半导体器件中，为了将半导体元件之间相互电连接，以铝为主要成分的布线已被广泛使用。在这样的多层布线中，通常在最上层的布线上形成焊盘电极，用键合布线等将该焊盘电极和外部端子电连接。

此外，最近，为了器件的高速、高性能，以降低布线延迟(降低布线电阻)和增加布线的允许电流密度为目的，可以使用以电阻低、可靠性高的铜为主要成分的布线。

图36至图42是在布线中使用铜的半导体器件的制造步骤图。

在该制造方法中，首先，如图36(a)所示，在半导体衬底1上，形成元件隔离绝缘膜2、栅绝缘膜3、栅极4、杂质扩散层5组成的MOS晶体管等半导体元件6。接着，在半导体元件6上用热CVD法和等离子体CVD法来沉积底层绝缘膜51。底层绝缘膜51是由包含磷(P)和硼(B)等杂质元素的氧化硅膜等组成的绝缘膜51a、作为布线沟加工时的蚀刻阻止层的氮化硅膜51b、用于形成布线沟的氧化硅膜等的绝缘膜51c组成的三层结构。

接着，如图36(b)所示，在底层绝缘膜51的规定部分上，使用照相制版、蚀刻技术来形成接触孔52和第一布线沟53。此时，由于氮化硅膜51b相对于氧化硅膜51c有高的蚀刻选择率，所以成为加工第一布线沟53时的阻止层。

接着，如图36(c)所示，在整个表面上沉积阻挡金属膜54a和钨(W)膜54b，使得可填埋接触孔52、第一布线沟53。作为阻挡金属膜54a，为了获得与半导体元件6的杂质扩散区5的良好欧姆接触，例如使用10～50nm的钛(Ti)和50～100nm的氮化钛(TiN)的层积膜。

接着，如图37(d)所示，按使用过氧化氢水基的铝研磨材料的CMP(化学机械研磨)法来除去接触孔52和第一布线沟53部以外的钨膜54b、阻止金属膜54a，形成第一填埋金属布线层54。第一填埋布线层54的膜厚为100～300nm左右。

接着，如图37(e)所示，与图36(b)一样，在第一金属布线层54上，沉积由氧化硅膜等的绝缘膜55a、氮化硅膜55b、氧化硅膜等的绝缘膜55c构成的三层结构的第一层间绝缘膜55。接着，使用照相制版、蚀刻技术，在第一层间绝缘膜55的规定部分上形成第一通孔56和第二布线沟57。

接着，如图37(f)所示，在整个表面上沉积下敷膜58a和铜膜58b、58c，使得可填埋第一通孔56、第二布线沟57。下敷膜58a防止铜扩散到周围的氧化硅膜等绝缘膜中。就下敷膜58a来说，通常使用钽(Ta)膜、氮化钽(TaN)膜、钽和氮化钽的层积膜(TaN/Ta)、氮化钛(TiN)膜、钛和氮化钛的层积膜(TiN/Ti)等。

而且，在整个表面上沉积作为电镀的下敷膜的铜箔膜58后，例如，通过使用以硫酸铜为主要成分的电镀液的电解电镀法，在整个表面上沉积铜电镀膜58c。

接着，如图38(g)所示，用CMP法除去第一通孔56和第二布线沟57部以外的铜膜58c、58b、下敷膜58a，形成第二填埋金属布线层58。第二填埋布线层58的膜厚为100～300nm左右。

接着，如图38(h)所示，在第二金属布线层58上，沉积由作为铜扩散防止膜的氮化硅膜59a、氧化硅膜等的绝缘膜59b、氧化硅膜59c、氧化硅膜等的绝缘膜59d构成的四层结构的第二层间绝缘膜。接着，使用照相制版、蚀刻技术，在第二层间绝缘膜59的规定部分上形成第二通孔60和第三布线沟61。

同样，在整个表面上沉积下敷膜62a和铜膜62b、62c，使得可填埋第二通孔60、第三布线沟61后，用CMP法来除去第二通孔60和第三布线沟61部以外的铜膜62c、62b、下敷膜62a，形成第三填埋金属布线层62。

接着，如图38(i)所示，按与图38(h)相同的步骤，在第三金属布线层62上，沉积由氮化硅膜63a、氧化硅膜等的绝缘膜63b、氮化硅膜63c、氧化硅膜等的绝缘膜63d构成的四层结构的第三层间绝缘膜63。接着，使用照相制版、蚀刻技术，在第三层间绝缘膜63的规定部分上形成第三通孔64和第四布线沟65，在整个表面上沉积下敷膜66a、铜膜66b、66c，使得可填埋第三通孔和第四布线沟。然后，用CMP法来除去不需要部分的铜膜66c、66b和下敷膜66a，形成第四填埋金属布线层66。

再有，第四～第五金属布线层作为长距离布线和电源线来使用，所以与下层的第一～第三金属布线层相比是厚膜布线。