[发明专利]特定用途的基于事件的半导体存储器测试系统

权利要求书

1、一种半导体测试系统，包括：

两个或更多个测试器模块，它们的性能彼此相同或不同；

一算法模式产生器(ALPG)模块，用于产生算法模式，该算法模式对于被测器件中的存储器是特定的；

一测试系统主机，用于在其中容纳测试器模块和ALPG模块的任意组合；

一测试固定装置，设置于该测试系统主机上，用于电连接该测试器模块和被测器件；

一操作板，设置在测试固定装置上，用于安装被测器件；及

一主计算机，通过经测试器总线与该测试系统中的测试器模块进行通信，该主计算机用于控制该半导体测试系统总的运行。

2、根据权利要求1所述的半导体测试系统，其中，当被测器件包括逻辑功能和存储功能时，该多个测试器模块包括用于对被测器件进行逻辑测试的逻辑测试器模块和进行存储测试的存储测试器模块，从而实现同时以并行方式的逻辑测试和存储测试。

3、根据权利要求1所述的半导体测试系统，其中还包括安装在测试固定装置中的功能模块，该模块是特为被测器件中的存储器之功能而设计的。

4、根据权利要求3所述的半导体测试系统，其中的功能模块是一个存储修复模块，用于确定一个修复算法以在存储器中执行存储修复处理。

5、根据权利要求1所述的半导体测试系统，其中的ALPG模块由现场可编程门阵列(FPGA)组成。

6、根据权利要求2所述的半导体测试系统，其中的ALPG模块通过由流水线组成的数据传输装置，将用于产生算法模式的事件数据转送到存储测试器模块。

7、根据权利要求1所述的半导体测试系统，其中用于连接测试固定装置和测试器模块的规格被标准化。

8、根据权利要求1所述的半导体测试系统，其中，许多测试器引线被可变地分配给测试器模块。

9、根据权利要求1所述的半导体测试系统，其中，许多测试器引线被可变地分配给测试器模块，这种测试引线的分配及其修改由来自主计算机的地址数据进行调整。

10、根据权利要求1所述的半导体测试系统，其中，每一个测试器模块包括多个事件测试器板，每一个事件测试器板被分配至预定数量的测试引线。

11、根据权利要求1所述的半导体测试系统，其中，每一个测试器模块包括一内部控制器，其中，该内部控制器根据主计算机发来的指令，由测试器模块产生一个测试模式，并鉴定被测器件的输出信号。

12、根据权利要求10所述的半导体测试系统，其中，每一个测试器模块包括多个事件测试器板，其中每一个事件测试器板包括一内部控制器，根据主计算机的指令，该内部控制器控制自该测试器模块产生一个测试模式，并鉴定被测器件的输出信号。

13、根据权利要求1所述的半导体测试系统，其中，每一个测试器模块包括多个事件测试器板，每一事件测试器板被分配至一个测试引线，其中每一事件测试器板包括：

一控制器，根据主计算机的指令，控制由测试器模块产生测试模式，并鉴定被测器件的输出信号；

一事件存储器，用于存储对于每一事件的时序数据；

一地址序列发生器，在该控制器的控制下，用于提供地址数据给事件存储器；

根据事件存储器的时序数据而用于产生测试模式的装置；及

一驱动器/比较器，用于将测试模式转送到被测器件的相应的引线，并接收被测器件的响应输出信号。

14、一种半导体测试系统，包括：

两个或更多个测试器模块，它们的性能彼此相同或不同；

一算法模式产生器(ALPG)模块，用于产生算法模式，该算法模式对于被测器件中的存储器是特定的；

一测试系统主机，用于在其中容纳测试器模块和ALPG模块的任意组合；

一测试固定装置，设置于该测试系统主机上，用于电连接该测试器模块和被测器件；

一功能模块，设置于该测试固定装置中，用于实现与被测器件中存储器的性质有关的功能；

一操作板，设置在测试固定装置上，用于安装被测器件；及

一主计算机，通过经测试器总线与该测试系统中的测试器模块进行通信，该主计算机用于控制该测试系统总的运行。