[发明专利]三维结构的数字信号分配器

说明书

本发明涉及数字信号分配器(Digital Signal Distributor)，特别涉及利用三维结构达成每一个输出接口上的信号传输线具有相同布线长度的数字信号分配器。

数字信号分配器是用来将低压差动信号(Low-Voltage DifferentialSignal，以下简称LVDS)或者差动对传送信号(Transmission-MinimizedDifferential Signaling，以下简称TMDS)的输入信号复制成为多个LVDS或者TMDS的输出信号。然而，由于LVDS或者TMDS的信号为高频的信号，因此这些信号在传输线的布线设计上非常复杂且费时。

请参照图1，其为数字信号分配器的电路图以一对四的LVDS数字信号分配器为例，LVDS信号具有四对差动信号连接于LVDS信号输入接口10，分别为A0、A1、A2、以及时钟(CLK)信号。而为了要获得四个LVDS信号输出接口20、30、40、以及50，所以每一对差动信号分别连接至一对四的LVDS信号复制单元22、32、42、以及52，用以分别复制A0、A1、A3、以及CLK信号。随后，四个LVDS信号输出接口20、30、40、以及50在每一个LVDS信号复制单元22、32、42、以及52中各取一对差动信号线即可以形成四个LVDS信号输出接口20、30、40、以及50。

请参照图2，其为另一种数字信号分配器的电路图。首先，LVDS信号A0、A1、A2、以及CLK信号连接至LVDS解码器60，而LVDS解码器60会将LVDS信号转换成为并列的TTL信号，分别为R、G、B、DE、Hsyn、Vsyn、以及CLK等共21条信号线并形成TTL总线。为了要获得四个LVDS信号输出，所以将TTL总线连接至四个缓冲器72、82、92、以及102，接着四个缓冲器72、82、92、以及102分别连接至四个LVDS编码器70、80、90、以及100用以将TTL信号转换为LVDS信号，因此可以形成四个LVDS信号输出。

然而，由于LVDS信号为高频信号，在正常的运作之下A0、A1、以及A2的操作频率约为455MHz，而CLK信号的操作频率约为65MHz。为了防止各对高频的差动信号输出产生变形(Skew)的现象，在电路板上的传输线必须要经过复杂的布线设计以达成每一组的传输线都具有相同的布线长度，如此才能使得每一输出接口上的LVDS信号线具有相同的信号传输距离，才能防止各对差动信号输出产生变形的现象。

以图1的LVDS数字信号分配器为例，在LVDS信号输出接口20与LVDS信号复制单元22、32、42、以及52的传输线距离中，以CLK信号传输线最长而以A0信号传输线最短。因此，电路板上的布线设计必须将A0信号线拉长，即利用电路板上的多余的空间，来设计延长的传输线使得A0信号传输线具有与CLK信号传输线相同的布线长度。同理，A1和A2信号传输线也必须设计出具有与A0信号传输线相同的传输线长度。显而易见，为了要达成信号传输线都具有相同的传输线长度，电路板上会被延长的信号传输线所占据。再者，当输出接口增加时，电路板上布线的复杂度会大幅增加，因此必须利用多层结构或大面积的电路板来设计布线以便解决上述信号线不等长的问题。然而，为了要达成每一组的传输线都具有相同的传输线长度，布线人员必须耗费很多时间布局，使各信号线等长，所以以此种二维结构方式布局来设计数字信号分配器的成本非常高。

本发明的目的在于提供一种三维结构的数字信号分配器，是利用三维方向的电路板设计以达成电路板上同一个输出接口的传输线路皆具有相同的布线长度。

本发明的又一目的在于提供一种三维结构的数字信号分配器，其将信号复制单元直接制作于电路子板上，并将多个电路子板装置于一个电路母板上，不必经由现有复杂的布线设计，而使得同一个输出接口会自动具有相同的布线长度。

本发明的再一目的在于提供一种三维结构的数字信号分配器，而且经由本发明模块化设计，可以有效减少电路板上的布线空间，并且布线容易。

本发明的一种三维结构的数字信号分配器，至少包括：一输入接口，该输入接口具有一组输入信号组合，该组输入信号组合是由复数个输入信号线对所组成；以及复数个输出接口，其中每一输出接口具有一组输出信号组合，该组输出信号组合是由复数个输出信号线对所组成，其特征在于，还包括具有相同结构的复数个电路子板，其放置于一电路母板上，同时位于该输入接口与复数个输出接口之间。