[发明专利]一种具有改进结构的PCI桥

说明书

本发明涉及计算机领域，尤其涉及计算机外围设备与中央处理器CPU之间的数据交换领域。

随着计算机在各个领域中越来越广泛的应用，计算机的性能及其计算速度也越来越受到重视，在影响计算机运行速度和效率的各种因素中，CPU、存储器和外部设备之间的数据交换过程是很重要的一个要素，通常情况下，系统中一般由一条内部系统总线将CPU与存储器连在一起，由一条PCI总线将各个外部设备连在一起，而内部系统总线与PCI总线则由一个PCI主桥连接起来，该PCI主桥基本上采用的是双端口，一端接内部系统总线，另一端接PCI总线。PCI主桥既可作为PCI总线的主设备，实现PCI总线上的外部设备对内部系统总线上存储器的访问；又可作为PCI总线的从设备，实现CPU对外部PCI总线上外部设备的主动访问。在目前的很多系统中也广泛采用这种结构，在美国专利US526521114中对这种结构的PCI桥已经有了很详细的描述，US5265211中介绍的双端口桥结构中，其读写共用一组存储器，桥的内部有一仲裁器，它与系统总线仲裁器相互配合，共同完成对总线操作的控制。在这种双端口PCI桥中，对PCI主控器的设计基本采用两种结构：第一种是多组先进先出存储器(first-in-first-out，以下简称FIFO)和多主控器结构，即对不同的命令部件(用于完成命令操作的部件)，对应有一个PCI主控器完成相应的操作，各PCI主控器的输出通过一个选择器输出到PCI总线上；第二种是单组FIFO，多命令部件共用一个PCI主控器结构，在这种结构中，通过一组控制信号来控制PCI主控器完成相应的命令操作。对于第一种采用多主控器、多组FIFO结构的PCI桥，虽然能在多命令部件时满足高速数据交换的要求，但是所使用的电路重复、每个电路的功能过于单一、电路效率较低；对于第二种采用单主控器、单组FIFO结构的PCI桥，各命令部件任务完成所需的无用周期开销太多，电路效率过低，从而大大降低了总线上数据传输的速度。

本发明的目的是提供一种同时满足传输效率高、电路设计简单、成本低廉等要求的具有改进结构的PCI主桥，以克服现有技术中的或者电路重复、每个电路的功能过于单一、电路效率较低，或者无用周期开销太多、电路效率过低、数据传输速度慢的缺点。

为了完成上述目的，本发明构造了一种具有改进结构的PCI主桥，包括PCI主控器、PCI从设备、系统总线主控器、系统总线从设备、FIFO、FIFO1、FIFO2、FIFO3、PCI仲裁器和内部寄存器；其特征在于，所述的PCI主控器还包括PCI主控单元、多路选择器、内部仲裁电路和或门；

所述PCI主控单元的输出端连接到PCI总线，与所述PCI仲裁器相连接；所述多路选择器的输出端连到所述的PCI主控单元；所述FIFO1、FIFO2、FIFO3的输出端通过所述多路选择器连到PCI主控单元，输入端与PCI桥的系统总线从设备相连接；所述内部仲裁电路的三个输入端REQ1、REQ2、REQ3分别与系统总线从设备相连接，其三个输出端同时连接到所述的或门和所述的多路选择器，分别连接到所述的FIFO1、FIFO2和FIFO3；所述或门的另一端连接到所述的PCI主控单元。

在本发明所构造的PCI桥中，由于多命令部件共用PCI主控器结构，针对每一命令部件，对应提供一组FIFO用于时序交换，各组FIFO的命令数据输出通过一选择器加到PCI主控器的输入端，通过一仲裁电路来控制选择器的输出。这种PCI主控器结构吸取了以上两种电路结构的长处，克服了它们的不足，具有传输效率高，所用电路少，对于多命令部件情况时优势更为突出。

下面结合附图对本发明作进一步说明；

图1是PCI主桥的总结构框图；

图2是现有的多组FIFO、多主控器结构的PCI主桥结构图；

图3是现有的单组FIFO、多命令部件共用主控器PCI主桥结构图；

图4是本发明所构造的具有改进结构的PCI主桥结构图。