[发明专利]Turbo译码器及其实现方法

说明书

本发明涉及一种高速数据信道上的纠错编码方式，尤其涉及码分多路通讯系统(CDMA)中turbo译码器及其实现方法的改进。

自从Shannon(香农)在1948年提出信息论以来，人们在不懈地努力企图逼近信道容量的极限(Shannon限)。经众多学者五十年的努力，提出了各种纠错码方案，但距Shannon限的实现还有一定的距离。从信息论的角度看，只要传输的信息速率小于信道容量，总存在使得错误概率任意小的编码方法。

Turbo码自1993年由C.Berrou等人提出后，通信学界掀起了研究Turbo码的热潮，当交织长度足够长时，Turbo码具有接近Shannon限的优越性能。大量的计算机仿真和不同码结构研究表明，虽然Turbo码译码复杂度要大于传统的卷积码并具有较大的时延，但在无线信道信噪比较低的情况下，Turbo码具有优异的性能，所以在第三代移动通信系统的开发中，Turbo码被普遍用于话音和控制信道，其误码率可达到10^-6，而传统的卷积编码误码率一般在10^-3。

目前国内外对Turbo码译码的研究，主要集中在简化MAP算法上，MAP算法使单个比特错误最小，其目的在于：一、降低算法复杂度，减小Turbo码固有的时间迟延；二、减小硬件实现时所需的资源，降低成本。其方法基本集中于定义MAP算法中的前、后向状态度量，从而简化MAP算法，但对Turbo译码器结构则研究较少，如S.Pietrobon，“Implementation and Performance of a Turbo/MAP Decoder”，International Journal of Satellite Communications，21 February1997。又如美国专利US6,014,411(Repetitive turbo codingcommunication method)提出的一种重复Turbo码编码方案，均侧重Turbo编码方案的研究。

在CDMA2000通讯系统中需要对码率为1/2、1/3和1/4的并行级联卷积码进行译码。现有技术对码率为1/2、1/3和1/4的Turbo码采用不同结构的译码器，需要较高的硬件实现成本。

图1至图3分别展示码率为1/2、1/3和1/4Turbo码的译码器结构。在图1中，编码信号分别输入两个MAP译码器。原始信息比特和先验信息比特输入第一MAP译码器。第一MAP译码器将更新后的外部信息比特经过Turbo交织器后，作为第二个MAP译码器的先验信息，送入第二个MAP译码器。第二个MAP译码器接收更新过的原始信息比特。第二个MAP译码器软判决输出更新过的外部信息比特，作为第一个MAP译码器的先验信息，反馈到第一个MAP译码器，此过程重复进行。1/3Turbo码译码器和1/4Turbo码译码器的工作原理与1/2Turbo码译码器相同，但具体实现结构不同。图2是1/3Turbo码译码器示意图，它与1/2Turbo码译码器的区别在于输入不同。图3是1/4Turbo码译码器示意图，需要四个MAP译码器。

本发明的目的在于提出一种Turbo译码器及其实现方法，以相同的译码器结构实现对码率为1/2、1/3和1/4的并行级联卷积码的译码。

本发明的目的通过以下技术方案实现：一种Turbo译码器，包括MAP译码器、交织器和去交织器，尤其还包括解复用模块，译码器的输入信号，即码率为1/2、1/3或1/4的并行级联卷积码通过解复用模块输出五路信息比特，分别为未编码信息比特X_k和编码校验比特Y_0k、Y_1k、Y_0k’、Y_1k’；所述未编码信息比特、编码校验比特Y_0k、Y_1k输入第一MAP译码器；第一MAP译码器将更新后外部信息比特Z_k’经过第二交织器后，作为第二MAP译码器的先验信息，送入第二MAP译码器；第二MAP译码器还接收经第一交织器模块更新过的未编码信息比特X_k’和编码校验比特Y_0k’、Y_1k’；从第二MAP译码器的软判决输出经去第一去交织器更新的外部信息比特Z_k，作为第一MAP译码器的先验信息，反馈到第一MAP译码器，此过程可重复三至八次，最后从第二MAP译码器输出λ_k经第二去交织器更新后，输入最后一级硬判决模块输出译码信号。