[发明专利]在基片上成膜的方法和装置

权利要求书

1．一种半导体器件，含有在介质堆叠层内形成的双镶嵌结构，该堆叠层包括内含第一蚀刻构造的上层，中间蚀刻阻挡层以及内含第二蚀刻构造的下层，第二构造经蚀刻阻挡层与第一构造相连，每层具有介电常数k≤3.5，蚀刻阻挡层相对于上层的选择性至少为2.5∶1。

2．根据权利要求1所述的半导体器件，其中，所述的蚀刻阻挡层是与下层相集成的。

3．根据权利要求1或2所述的器件，其中，所述的蚀刻阻挡层是由掺氮的碳化硅形成的。

4．一种在基片上形成低k值膜的方法，包括：

(a)把基片放置在室内的一个支撑物上；

(b)往室里加入气态或蒸汽形式的含硅有机化合物和氮在有等离子体存在的条件下向基片上沉积一层掺氮碳化硅膜。

5．根据权利要求5所述的方法，其中，掺氮的碳化硅是在低于4MHz频率驱动下由等离子体沉积的。

6．根据权利要求4或5中所述的方法，其中，所述的含硅有机化合物是烷基硅烷。

7．根据权利要求4～6中任一项的方法，其中，所述的含硅有机化合物是四烷基甲硅烷。

8．根据权利要求4～6中任一项的方法，其中，所述的含硅有机化合物是四甲基硅烷。

9．一种蚀刻阻挡层含有掺氮的碳化硅。

10．一种电介质堆叠层，其中每层由不同的材料形成，各层材料可检测到不同的蚀刻特性但具有基本相等的介电常数。

11．根据权利要求10所述的介质堆叠层，其中，邻接层之间的选择性至少为2.5∶1。

12．一种形成双镶嵌结构的方法，包括：把具有第一蚀刻速度的第一绝缘材料层沉积在半导体晶片上，在第一层中部分地蚀刻出一或多个通孔，接着把第二绝缘材料层沉积在第一层上，使得第二材料填满部分地蚀刻出的通孔并在第二层的表面显现出相应的构造，在第二层上蚀刻出容纳布线线路的沟道使得该沟道包含相应的构造，各类材料相对蚀刻速度是这样的：当把沟道蚀刻到第一层的表面时，通孔被充分地蚀刻通过第一层。

13．根据权利要求10或11所述的堆叠层，其中，邻接层的材料其介电常数的相异性在小于10％内变化。

14．根据权利要求13所述的方法，其中，所述第一层的蚀刻速度大约为第二层的二倍。

15．根据权利要求12所述的方法，其中，所述的第一层是掺碳的SiO₂而第二层是掺氮的SiC或掺碳的氮化硅。

16．一种形成低k值蚀刻阻挡层的方法，包括：在大于4MHz频率下通过基于等离子体的反应沉积掺碳的SiO₂以及在小于4MHz频率下通过基于等离子体的反应把掺氮的SiC沉积到SiO₂材料上。