[发明专利]高密度电子封装及其制造方法

说明书

                        技术领域

本发明涉及一种电子器件封装，并尤其涉及一种包括挠性衬底的电子器件封装，挠性衬底包含一种低弹性模量的挠性介电粘合剂。

                        背景技术

随着半导体集成电路技术的发展，大大提高了可以制作在单个半导体芯片上的电路数量和操作速度，由于连接芯片的输入和输出端子数量的增大以及这些连接端子之间间隔或间距的减小使得有效利用这些集成电路变得更加困难。在连接端子的数量超过常规的机械封装中能方便经济地得到的数量的时候，连接问题变得更加严重。

解决此类问题的一个方法是使用安装在下面(next-lever)电路板上的半导体芯片，连接端子接触并连接到相应的端子，即所谓的“倒装”安装。此倒装技术要求下面电路板上的连接端子与半导体芯片上的连接端子有相同的大小和相同的间距。特别是，半导体芯片连接的间距变得比常规的机械封装上和安装半导体芯片的电子线路板上可得到的间距细很多。另外，当暴露于热循环、通常由于互连其间的焊料的刚性而加重应力时，半导体芯片和下面电路板之间热膨胀的差异产生热感应力，导致互连的失败或降质。

解决此类问题的还有一个办法是在半导体芯片和下面的电路板之间采用一个中间衬底以吸收一些热感应力，并还使得能够分开与半导体芯片的连接，从而允许有一个能与常规的印刷电路板技术兼容的大连接尺寸和间距。如果中间衬底实际上大于半导体芯片的尺寸，则小尺寸芯片的优点将丧失，同样丧失的是提高了以极高的工作频率工作的能力的短导线长度的优点。虽然这可通过减小中间衬底的尺寸并采用能够细化线条宽度的下面衬底技术而得到改善，但中间衬底的刚性又造成了一些困难。中间衬底的周长不大于安置其上的半导体芯片的周长20％情况下的电子封装通常被称作“芯片尺度的器件封装”，尽管通常把较大的器件封装也称作“芯片尺度的器件封装”。

刚性中间衬底的难度在制造称之为“挠性”的特殊材料的衬底，如薄聚酰亚胺和其它所谓的“挠性”常规衬底，在其上可以通过常规的方法形成印刷导线和电镀穿孔。但是，这种衬底材料不是真正的挠性材料，而只是有较大的柔性，因为它不具有很低的弹性模量，由较高弹性模量的较薄材料制成。常规的材料如聚酰亚胺片具有较高的弹性模量，如大于70,000kg/cm²(1,000,000psi)的模量。另外，这种材料的使用和常规的制造方法导致不期望的高成本，并且可能需要执行更困难或昂贵的组装过程。

另外，通常优选防湿气进入的闭合腔器件封装，如通常用在高可靠性、军用、航天和医疗电子应用中以及光学器件和对频率敏感的通讯器件的密封器件封装。器件封装的防湿气进入的能力或允许湿气易于出去的能力对于操作可靠性是很重要的。

由于金属和/或陶瓷器件封装、用于密封器件封装盖的较慢的方法和较高的劳动量，使得常规的密封腔型器件封装非常昂贵。加盖的腔式器件封装比陶瓷器件封装便宜很多，但比灌封包封(encapsulated package)的器件封装如模铸的环氧树脂或模铸的塑料胶片包封的器件封装仍然贵很多，而这些类型的器件封装在商业电子应用中的比例大约为95-99％。甚至使用精密的分配设备，由于分配封装剂精确量所固有的缓慢过程，顶滴灌封封装(glob-top encapsulated)的器件封装比模铸的器件封装贵很多。具体地说，与只有US$0.01-0.05(不包括加工)材料成本的模铸环氧树脂器件封装相比，密封腔型器件封装可有US$0.90-1.00或更大的材料成本，并且常规的带有分布粘合剂的加盖器件封装可具有US$0.20-0.40的材料成本。

因此，需要一种这样的电子封装，即适于高密度(即芯片尺度的)器件封装，并且避免了常规的模铸器件封装的技术缺陷，没有常规的密封器件封装的高成本。

                        发明内容